半导体，顾名思义就是导电性介于导体和绝缘体之间的一类物体。通过杂质的掺入而改变材料的导电性能，这便是半导体技术的底层基础。由此延展，这一特性可以用来制作出各类具备不同IV特性（电流电压特性）的晶体管。将成万上亿只晶体管集成在一起，并实现一定的电路功能，便形成了集成电路。粗略地讲，集成电路经过设计、制造、封装、测试后便形成了一颗完整的芯片，它通常是一个可以立即使用的独立整体。
说到半导体，其实它的发现可以追溯到很久以前，早在1833年，英国科学家电子学之父法拉第最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但法拉第发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。后来人们又陆续发现了半导体的其他三种特性：光电伏特效应、光电导效应、整流效应。
常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。物质存在的形式多种多样，固体、液体、气体、等离子体等。我们通常把导电性差的材料，如煤、人工晶体、琥珀、陶瓷等称为绝缘体。而把导电性比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。
半导体的生产制造流程十分复杂，我们都知道半导体的主要成分是硅，而沙子正好就是硅组成的，由沙子到半导体这俩的跨越难度可想而知。简单来讲，半导体的生产制造流程主要分为硅片制造、晶圆制造、IC封测。
其中硅片制造：硅片制造的原料是硅锭，硅锭在要经历许多工艺步骤才能制成合乎要求的硅片，包括研磨、刻印定位槽、切片、磨片、倒角、刻蚀、抛光、清洗、检测和包装；晶圆制造：晶圆指制造半导体晶体管或集成电路的衬底。晶圆制造过程主要包括扩散、光刻、刻蚀、离子注入、薄膜生长、化学机械抛光、金属化七个相互独立的工艺流程；晶圆封测：导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。晶圆封测过程主要包括晶圆电测、切割、贴片、引线键合、封装、老化测试。
半导体是科技发展中必不可少的东西，在当下大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。
当 N 型半导体和 P 型半导体材料首次结合在一起时，PN 结两侧之间存在非常大的密度梯度。结果是，来自施主杂质原子的一些自由电子开始迁移穿过这个新形成的结，以填充 P 型材料中的空穴，从而产生负离子。然而，由于电子已经从 N 型硅穿过 PN 结移动到 P 型硅，它们在负侧留下带正电的施主离子 ( N D )，现在来自受主杂质的空穴迁移穿过反方向的结进入有大量自由电子的区域。
结果，沿结的 P 型电荷密度被带负电的受体离子（ N A ）填充，沿结的 N 型电荷密度变为正。这种跨越 PN 结的电子和空穴的电荷转移称为扩散。这些 P 层和 N 层的宽度取决于每一侧分别掺杂受主密度N A和施主密度N D的程度。
这个过程来回持续，直到已经穿过结的电子数量具有足够大的电荷以排斥或阻止任何更多的电荷载流子穿过结。最终将出现平衡状态（电中性情况），当供体原子排斥空穴而受体原子排斥电子时，在结区域周围产生一个“势垒”区域。
由于没有自由电荷载流子可以停留在存在势垒的位置，因此与远离结的 N 和 P 型材料相比，结两侧的区域现在完全耗尽了任何更多的自由载流子。PN 结周围的这个区域现在称为耗尽层。
PN 结每一侧的总电荷必须相等且相反，才能在结周围保持中性电荷状态。如果耗尽层区域的距离为D，则它因此必须在正极侧穿透Dp的距离，在负极侧穿透Dn的距离，给出两者之间的关系： Dp*N A = Dn*N D 以保持电荷中性也称为平衡。
由于 N 型材料失去了电子而 P 型材料失去了空穴，因此 N 型材料相对于 P 型变为正。然后，在结的两侧存在杂质离子会导致在该区域上建立电场，N 侧相对于 P 侧处于正电压。现在的问题是，自由电荷需要一些额外的能量来克服现在存在的势垒，才能穿过耗尽区结。
在PN结的两端之间施加一个合适的正向电压（正向偏压）可以为自由电子和空穴提供额外的能量。克服目前存在的这种势垒所需的外部电压在很大程度上取决于所使用的半导体材料的类型及其实际温度。
通常在室温下，硅耗尽层两端的电压约为 0.6 – 0.7 伏，锗约为 0.3 – 0.35 伏。即使设备没有连接到任何外部电源，这种势垒也始终存在，如二极管所示。
这种跨结的内置电位的意义在于它反对空穴和电子穿过结的流动，这就是为什么它被称为势垒的原因。在实践中，PN 结是在单晶材料中形成的，而不是简单地将两个单独的部件连接或熔合在一起。
这一过程的结果是 PN 结具有整流电流-电压（IV 或 I-V）特性。电触点熔接到半导体的任一侧，以现与外部电路的电连接。制成的电子器件通常称为PN 结二极管或简称为信号二极管。
然后我们在这里看到，可以通过将不同掺杂的半导体材料连接或扩散在一起来制造 PN 结，以生产称为二极管的电子器件，该器件可用作整流器、所有类型的晶体管、LED、太阳能电池的基本半导体结构，以及更多这样的固态设备。
半导体原子规则排列成点阵状态。其最小单元叫作晶包，对锗来讲是小四面体，即金刚石结构。电子在晶体中为晶包所公有，形成能带结构，如图4-1-1所示。下面的能带称为价带，又称满带，平时被电子填满。中间是禁带（又称能隙）。上面是导带，平时没有电子（又称空带）。在价带以下还有更低能量的价带；在导带以上还有更高能量的导带。如果令Eg代表禁带宽度，Eg(金属)＜ Eg＜ Eg（绝缘体）。中间是半导体。在T＝0时，理想的半导体是无杂质的半导体，导带全空（无电子），价带全满，被电子充满，加上电压不导电，电阻率非常大。在T≠0时，热激发使价带电子跳到导带，电子都处在导带底层，空穴均处在价带上层，并且处于动平衡状态，激发的电子—空穴对数目等于复合电子—空穴对数目。这样的半导体叫作本征半导体。从能带模型看，产生电子—空穴对，破坏了一个原子的共价键，Eg就是该结合键的结合能：
式中 Ni——电子密度，与温度有关；Pi——空穴密度，与温度有关；K——波尔兹曼常数；T——绝对温度，°K；Eg——能隙（禁带宽度）；N ( T )——表示跃迁到某一状态的状态函数。
本征半导体：晶格结构完整，没有缺陷，没有杂质，电阻率极大，电子充满价带，绝对零度不导电。
本征半导体Si或Ge，掺杂少量的三价或五价元素，便改变了半导体的电性能。如五价的P、As加入到Si或Ge，P、As置换了Ge晶格点阵的Ge原子。因是五价，四个电子与周围Ge组成四组共价键，第五个电子与As结合不紧密，在热激发下跳到导带，留下正电荷在点阵上形成正电中心，这种杂质称为施主杂质。
如果掺杂少量三价B、Ga元素，去置换Si或Ge原子，它要从周围的Ge原子拉过来一个电子，组成四对共价键，即原来价带的一个电子跳入Ga固定能级形成负电中心，在价带中留下一个空穴，这种杂质称为受主杂质。施主杂质As给出一个电子，它一般靠近导带，也称为浅层杂质，距禁带0.03～0.05eV。受主杂质Ga接受一个电子，它一般靠近满带，也称为深层杂质。
单晶本身浓度为1022原子/cm3，这是本征半导体。杂质浓度为109～1010原子/cm3，为高纯锗作半导体探测器；杂质浓度为1011～1012原子/cm3，为特种半导体，作特种器件；杂质浓度为1012～1013原子/cm3，为一般半导体，作晶体管。
半导体分为N型半导体、P型半导体。N型半导体的电子是多数载流子，空穴是少数载流子；P型半导体的电子是少数载流子，空穴是多数载流子。P型半导体与N型半导体结合在一起，接触面形成PN结。
1.载流子的寿命载流子寿命てe( h )越长越好，大约为300μs～1ms。对于一块完整的晶体，载流子迁移率与温度有关。当温度高时，晶格受热运动产生光学、声学振动，载流子在迁移过程中，可能发生碰撞而受阻力。反之亦然。载流子的迁移率μ与温度t关系曲线如图4-1-2所示。由于晶格点阵有空位，造成附近区点阵错乱，称为点缺陷；由于点阵错乱，引起点阵变形，称为线缺陷；面与面之间点阵错乱，即位错乱，引起的点阵畸变，称为面缺陷。由于上述三种缺陷产生了凸凹部分，使点阵的结合能发生改变，出现了能量的高低变化。能量低的地方被称为陷井。当载流子通过陷井时，把载流子陷进去，使载流子暂停一下，当得到适当机会后它再跃出。由于掺杂质后，施主杂质产生了正电荷中心，受主杂质产生了负电荷中心。有电荷中心就产生了库仑电场，当载流子经过库仑电场时，使其暂停一下，当得到适当机会，把它放出，这种电荷中心称为捕捉中心。当被电荷中心捕捉后，被进一步陷落于价带中，与价带中的一个空穴复合，使载流子消失，这种现象称为复合。载流子的寿命与陷井、捕捉、复合三种现象有很大关系。一般情况下，温度低迁移率大，载流子寿命长。电子—空穴对由产生到消失，所用时间称为载流子寿命：
式中 てe（h）——载流子寿命；μe（h）——载流子迁移率；λ——载流子的平均自由行程；?——受陷落截面；P——陷井密度。
对于厚度为1cm的耗尽层，由于载流子的损失，能量谱加宽0.1%。
2.载流子的平均自由行程在没有外界电场的情况下，电子—空穴对从产生到消失，所走的平均距离，称为载流子的平均自由行程。载流子的平均自由行程与陷井的密度、掺杂质的种类有关。陷井密度小，受陷落截面小，λ大。氧和铜在锗晶体中特别容易扩散。如果本征半导体在空气中暴露1min，就产生一个氧化层使表面造成破坏，导致漏电流增大。对于半导体，漏电流越小越好，漏电流与半导体制造工艺有很大关系。晶体表面清洁，漏电流就小，一般小于10-10A。
载流子的浓度随时间变化：
式中 N0exp——初始载流子密度；Nt——载流子随时间变化密度。
3.载流子的收集率当γ量子入射到本征区后，γ量子由于能量损失，便产生一定数量的电子—空穴对，在外界电场的作用下，被收集到阳极，产生电流脉冲，这种收集如果是完全的话，电流脉冲幅度达到极大值。收集载流子多少称为收集率。收集率大小与半导体制造工艺、材料、体积大小，本征区宽度有关；从本质上讲，还取决于载流子迁移率、迁移长度、复合效应、陷井、捕捉中心密度大小；另外还和外加电场强弱有关。
4.对半导体探测器的要求气体探测器：在电离室中产生一个电子—离子对，大约需要能量ε≈30eV；半导体探测器：在晶体中产生一个电子—空穴对，大约需要能量ε≈3eV；闪烁体探测器：在光电倍增管光阴极上，产生一个光电子，大约需要能量ε≈300eV。
半导体探测器产生一个电子—空穴对需要的能量ε越小，能量分辨率越高。产生一个电子—空穴对需要能量/γ光子损耗能量= 0.3～0.35，γ光子损耗的能量主要消耗于晶格的光学、声学振动中。
5.载流子的漂移速度原子在外加电场作用下，在晶体内产生区域电场，电场有固定指向，电子—空穴对沿电场漂移，漂移速度ve( h)：
式中 μe（h）——电子一空穴对漂移率或漂移本领，也叫载流子迁移率。
在室温情况下，电子的漂移率μe=1300cm2/(V?s)，空穴的漂移率μ（h）=500cm2/（V?s）；在不同电场下，μe（h）不是常数，在1000～2000V/cm时，μe（h）达到极大值，为1×107～2×107cm2/(V?s)。
μe（h）是温度T的函数，温度为0时，μe（h）达到极大值，因为0时晶格无振动，电子—空穴对不受任何碰撞，运动无阻力。晶体的任何参杂和晶格的不完整性都会引起μe （h）的减小。
材料的电阻率表示为：
用式（4-1-4）计算的Pi与实际测得的Pi相差极大，因为在实际上没有真正无杂质的纯晶体。
电子密度Ni与温度关系较大，随温度变化快。Ni与μe（h）比较，μe（h）随温度变化较慢一些：
6.几种材料的禁带度
禁带宽度越宽，晶体的使用温度越高，0.66eV（低温）→1.45eV（室温）→2.8eV（高温）。锗原子序数为32，碘化钠原子序数为11、53，因此两个探测器探测效率相差不多。
7.Si和Ge的基本特性参数
8.产生一个电子—空穴对需要的能量/γ量子损耗能量≈0.3～0.35的原因γ量子入射到本征区，它并不是只与弗米表面起作用，还与满带下面能量更低的带起作用，交给满带能量，是随机性的。这样激发出来的电子，其能量有高、有低。这样一来，能量高的就可以跳到导带，还有的跳到更高导带上去。这时它是不稳定的，放出能量回到低能导带上；处在低能价带上的空穴也是不稳定的，它也要逐渐回到价带的最表层(空穴移动是通过上一层满带的电子来补偿的)，同时空穴也将放出能量。电子与空穴放出的能量大部分交给晶格，能量低的产生光学振动，能量高一点的作声学振动，所以点阵总是处于一种振动状态，γ量子损耗的能量不是完全都用于产生电子—空穴对，而是一大部分用于产生各种点阵的振动。产生一个电子—空穴对需要的能量/γ量子损耗能量≈0.3～0.35。产生一个电子—空穴对损耗的能量比禁带宽度大好几倍。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）