芯片虽然体积小，但内部结构是错综复杂的微电路。通过X射线观看芯片内部结构，可以看到有很多层级，上下交错层叠大概有10层，每一层都有晶体管，通过导线相互连接。在生产的过程中，先完成第一层再向上递进，就和盖楼差不多。
鳍式场效晶体管技术是一种新型的半导体晶体管，这种晶体管和鱼鳍很像，已经达到了9奈米，是头发丝的万分之一。如果是传统的晶体管，电流经过闸门时只能管控一边的电路，属于平面结构的类型，而鳍式场效晶体管实现了3D结构，电流可以实现双向控制。
光刻机的紫外线要从原来的193nm提升到13.5nm，那就要使用最先进的EUV光刻设备进行光刻。 完成后就要用化学物质蚀刻掉多作余的硅体，通过感光产生二氧化硅这种物质，再加入多晶硅基本就可以形成门电路，建立各个晶体管之前的连接。通过这种 *** 作方式，一次可以注入大约3000万个晶体管。
芯片的体积和功耗要求越来越高，对于半导体晶体管来说，要不断突破现有技术，做到更精细，才能满足芯片的要求，人类也在不断创造着晶体管的技术极限。
我们的手机和电脑里都是安装了各种类型的芯片，芯片本身是由数以亿计的晶体管组成的，而芯片是在硅晶圆的基础上一步一步制造出来的，而且这个过程非常复杂，涉及到光刻、离子注入、蚀刻、曝光等一系列步骤，由于芯片对硅晶圆的纯度和光刻精度要求非常高，所以这都需要各类高端高精尖的设备才能进行，如果有杂质和误差问题，那么芯片也就无法正常工作。
所以说芯片当中数以亿计的晶体管都是在硅晶圆上用光刻机光刻或者蚀刻上去的，之后还要以类似的方法做上相应的电路和连线，从而才能保证晶体管的正常通电工作。当然，为了保证晶体管布局的准确无误，在芯片制造之前就必须把图纸或者电子图设计好，这往往需要相当长的时间，也需要经过多次验证和试产阶段，只有准确无误的将复杂无比的电路给到一颗颗晶体管上面，并且能保证正常工作才可以开始投产制造。
虽说半导体芯片的制造工艺不断升级，但是晶体管本身的大小并没有明显变化，在大约10多年以前，晶体管大都是以2D平面式布局在芯片当中，但是自从2011年英特尔推出3D晶体管层叠结构以来，晶体管便能以层级堆叠的形式排列起来，这样就大大增加了晶体管密度，同时借助更先进的制造工艺，晶体管之间的间距也变得更小，这样在同样大小的芯片中才能获得更高的性能或更低的功耗，半导体芯片这么多年也都是按照这样的理念发展的。
具我所知是光刻或蚀刻上去的，并非安装上去的，直接在硅片上刻，比如2极管，刻个2个长方形硅，中间在添加点硼或其它材料变成一个pN结，然后许许多的这样的二极三极管连起来组成逻辑运算单元，如非门、与门，与非门等，然后很多很多逻辑单元在组合成有各种功能的单元。总之对工艺要求很高，各元器件都是纳米极的。
自然界中有 10 万种材料，其中约 5000 种是层状材料。如果将它两两组合或者三三组合，那么可能性远远大于 100 万种，其物理性质也大有不同。
“纳米积木”（原子层范德华纳米材料及其异质结构），就是把不同的层状材料的单层或少层分离出来，像搭积木一样，通过堆叠、旋转等方式，设计特定的形状或结构，形成一个自然界中不存在的 “人造晶体”。
山西大学光电研究所韩拯就是玩转 “纳米积木” 的一位年轻教授，他通过设计特殊的结构，借用传统半导体器件的范例，在微纳米尺度新型半导体结构，展示了二维层状材料垂直组装电子器件的诸多新奇物理现象。
韩拯和合作者首次利用二维原子晶体替代硅基场效应鳍式晶体管的道沟材料，在实验室规模演示了目前世界上沟道宽度最小的鳍式场效应晶体管，将沟道材料宽度减小至 0.6 纳米。同时，获得了最小间距为 50 纳米的单原子层沟道鳍片阵列。
此外，他带领的研究团队首次报道的二维本征铁磁半导体自旋场效应器件，为继续寻找室温本征二维铁磁半导体提供了指导意义。
图 | 《麻省理工 科技 评论》“35 岁以下 科技 创新 35 人” 2020 年中国区榜单入选者韩拯
凭借上述研究成果，韩拯成功入选 “35 岁以下 科技 创新 35 人”（Innovators Under 35）2020 年中国区榜单，获奖理由为用二维功能材料制造新型的纳米电子器件，以新型的原子层次制造路线突破半导体工艺，为后摩尔时代晶体管工艺寻找新方案。
铅笔芯的主要成分是石墨，是典型的范德华材料。由于石墨中碳原子层与层之间的范德华结合力较弱，在纸上写字过程当中笔尖上“蹭”下来的二维碳纳米片，就成为了宏观下人们看到的字迹。直到 2000 年左右，英国曼彻斯特科学家安德烈・海姆（Andre Geim，AG）和康斯坦丁・诺沃肖洛夫（Konstantin Novoselov）首次把石墨的单原子层（约 0.3nm 厚）分离了出来，并因此获得了 2010 年诺贝尔物理学奖。
韩拯以此为灵感，对物理、材料工程、微观世界等科学领域愈发好奇，这也跟他的成长经历息息相关。
韩拯是江苏人，本科考入吉林大学物理学院，开始核物理专业学习。之后考入中国科学院金属研究所材料学硕士专业。2010 年，他在法国国家科学中心 CNRS 下属的 NEEL 研究所攻读纳米电子学与纳米 科技 博士学位。其导师对于他的评价是：“年轻躁动、充满创新活力。”
之后他作为博士后，在美国哥伦比亚大学物理系，从事范德华人工异质结构的维纳器件量子霍尔效应和电子光学等物理性能研究。
“随着对自身行业的不断深入了解和研究，渐渐地进入了角色，也爱上了科研。” 韩拯告诉 DeepTech。
期间，他作为共同第一作者，完成了二维d道输运电子在 pn 结界面的负折射工作，为实现新的电子开关创造了基础，被 Physics World 杂志评为 2016 年度十大物理学突破之一。
在 2015 年 9 月，而立之年的韩拯决定回国，之后一直在中国科学院金属研究所开展新型人工纳米器件的量子输运调控研究。
对于他而言，在研究当中最享受和最开心的事莫过于，本来一个不太明白的事，不断地通过数据积累与同行讨论之后把它弄明白。
之后，韩拯团队以少数层二硫化钼为研究体系，利用超薄（少数原子层）的六方氮化硼（h-BN）作为范德华异质结的隧穿层，系统开展了隧穿晶体管器件研究。
图 | 硫化钼隧穿晶体管光学照片（比例尺 5 微米）、多工作组态整流效应、以及垂直方面切面图
通过在金属和半导体 MoS2 界面之间引入隧穿层 h-BN，可有效降低界面处的肖特基势垒，从而实现通过局域栅电极对通道 MoS2 费米能级的精确静电调控。所获得的 MoS2 隧穿晶体管仅通过门电压调控，即可实现具有不同功能的整流器件，包括 pn 二极管、全关、np 二极管、全开器件。
这项工作首次将双向可调的二极管和场效应管集成到单个纳米器件中，为未来超薄轻量化、柔性多工作组态的纳米器件提供了研究思路。
之所以选择纳米新材料这个方向，除了自身专业背景之外，更重要的是韩拯对科学一直抱有好奇心。
对此，韩拯表示：“硬盘的读写速率速度越来越跟不上 CPU 的运行速度，如果能把它俩合到一起去做存算一体，可以提高计算机的性能。最直接的方法就是把硅半导体与磁复合到一起，变成一个磁性半导体。”
韩拯团队采用惰性气氛下原子层厚度的垂直组装，发现 3.5nm 厚的 Cr2Ge2Te6 材料在铁磁居里温度以下能够保持优秀的载流子导通性，并且能够实现电子与空穴的双极场效应。该型纳米器件在门电压调控下，磁性亦能得到有效调控，并且与电输运相仿，存在双极门电压可调特性。
“磁性的来源是电子自旋和自旋之间的相互作用。目前，人们发现的室温铁磁性基本上要么在金属当中，要么在绝缘体当中，半导体的磁性很难维持到室温。科学家们一直在积极研究寻找室温下堪用的磁性半导体。” 韩拯告诉 DeepTech。
少数层 Cr2Ge2Te6 是目前已知的首个拥有内禀自旋和电荷态密度双重双极可调特性的二维纳米电子材料，这为继续寻找室温本征二维铁磁半导体提供了一定的指导意义。
例如，来自新加坡国立大学的研究团队在该研究基础上，进一步加强了离子掺杂胶的载流子浓度，将少数层 Cr2Ge2Te6 的铁磁居里温度增强了 4 倍，达到 250K（零下 25 摄氏度）温度。
除此之外，韩拯与合作者首次针对具有巨大面内电导率各向异性的二维材料碲化镓，通过垂直电场实现了对该各向异性电阻率比值的调控，从 10 倍调控至高达 5000 倍，该数值为目前已知二维材料领域里报道的最高记录。
这意味着发现了电子世界的 “交通新规”：在晶格传输过程中，受外电场的影响，电子的导电特性沿着不同方向表现出了一定的差异。
也就是说，如果将电子传输通道比喻成两条垂直的繁华街道。当没有电场时，一条是另一条通过率的 10 倍左右。一旦施加一定强度的外电场，这两条 “车道” 上的电子通过率差别可高达 5000 倍。
站在科幻角度来描述，这种材料可以制作成为一种新型各向异性存储器，当该存储器中一次性写入的数据，沿其中一个方向读取出来的是一本小说，而沿另一个方向读取出来的，则是一部电影。
发现的二维极限 GaTe 纳米电子器件展示出了门电压可调的、面内巨各向异性电阻效应（Giant Anisotropic Resistance），为实现新型各向异性逻辑运算、存储单元、以及神经元模拟器件等提供了可能。
之后，韩拯与合作者湖南大学刘松教授、金属研究所孙东明教授等人，首次提出了利用二维原子晶体替代硅基场效应晶体管 FinFET 的 fin 的沟道材料，通过模板生长结合多步刻蚀的方法，制备出了目前世界上沟道宽度最小的（0.6nm）鳍式场效应晶体管（FinFET），也是目前世界上最薄的鳍式晶体管。
FinFET 是一种为了解决由于进一步集成化需求，硅基平面场效应晶体管的尺寸被进一步缩小所引起的短沟道效应等问题，采用将沟道和栅极制备成 3D 竖直形态的鳍（fin）式晶体管。然而，受限于目前微纳加工的精度，报道的硅基 FinFET 沟道宽度最小约为 5nm。
该团队采用自下而上 Bottom-up 的湿法化学沉积，在高度数百纳米台阶状的模板牺牲层上连续保形生长单层二维原子晶体半导体，最终将 FinFET 的沟道材料宽度缩小至单原子层极限的亚纳米尺度（0.6 nm），几乎达到物理极限。
同时，采用多重刻蚀等微纳加工工艺，基于此制备演示了最小间距为 50 nm 的单原子层沟道鳍片阵列，为后摩尔时代的场效应晶体管器件的发展提供了新方案。
在工业界，尤其在半导体工业，大家都希望芯片的尺度越来越小，性能越来越高。FinFET可以把平面通道变成站立通道，这样就节约了大量的空间，如此一次就能在更小的面积里，储存更多的芯片或运算单元。
简单来讲，韩拯其主要研究的是功能材料在尺寸非常非常小的时候，有哪些有趣的物理性质和新奇的物理行为，并进一步利用这些有趣的物理现象，来组装制造成纳米尺度下的低功耗、多功能、智能化的小型电子器件。
事实上，一些范德华材料已经在例如透明柔性电子、能源催化等诸多性能方面超越了传统材料，具有诱人的发展前景。
“团队目前虽然以基础研究为主，但也正在逐渐努力从实验室走向应用，我们需要进一步在原始创新以及与应用研究交叉结合等方面多下功夫”。如何实现从零到一的创造发明，并不断加强研究的深度，将是韩拯团队后续工作中的首要目标。
“我们知道这很难，但是仍然要努力学习做一名孤独的研究者，一方面，是静下心来钻研的孤独，另一方面，则是在创新创造上独树一帜。” 韩拯告诉 DeepTech。
在下一阶段，韩拯表示将继续深耕纳米积木领域，专注在新原理、新结构、新制造方式等科学目标。用自下而上、原子层次制造的路线，与目前主流的自上而下半导体工艺相结合，从而展现更多的可能性。
相信在摩尔定律行将失效不久的将来，小尺寸的突破口，一定出现在纳米制造领域，例如自组装、生物模版、原子层次 3D 打印等等。
一个芯片上有六十多亿晶体管，确实是有这么多，但不只是二极管，还有其它类型的晶体管。芯片上除了二极管还有三极管和MOS管，其中MOS管应用最广泛
芯片的集成电路不管是数字还是模拟，每一层都是由晶体管构成的，复杂的集成电路就是依靠晶体管实现导通连接。双极特征的晶体管称为三极管，用来连接电容、电阻、起到信号放大的作用。后来出现了新型金属氧化物半导体晶体管，简称MOS管，稳定的特性和超低的功耗在IC领域被广泛使用，除了模拟电路中还有用到三极管外，现在集成电路都是用MOS管，它可以代替三级管更加灵活的连接更多的电路，功耗还要低。
晶体管通过复杂的工艺植入到芯片中
要想把晶体管装入到体积很少的芯片，是非常复杂的工艺，首先是清洗硅晶圆的表面，投上一层胶水，用光刻紫外线透过蒙板照射，刻出想要的图案，离子注入晶体效应管，然后经过干蚀刻、湿蚀刻、热处理等流程将晶体管植入在指定的线路图，形成门电路。
芯片里面的晶体管分为不同的类型
一个大型的芯片，里面的晶体管展开可以覆盖地球，这么多的晶体管分为不同的类型。系统级的晶体管具有整合的功同能，将电感、电阻、电容相互连通。模块级的晶体管各自负责不同的任务，有的负责电源吗，有的负责通讯。门级晶体管就像门一样允许或阻挡信号传输。
晶体管是半导体重要的零件，制造芯片必须要用到的材料，以后芯片的制程更先进，也会对晶体管的要求越来越高。
你的问题里有个概念错误，芯片里最底层的构成是晶体管而不是二极管，这是两个东西。所有的芯片，不管类型是模拟的还是数字的，不管工艺是16nm还是7nm还是其他，来到硅片层级其实都是一个个晶体管构成的，不同的芯片只是各个晶体管的连接不一样。晶体管有很多种类，二极管只是其中的一种。
华为的麒麟980是采用的7nm工艺，内部大概有68亿个晶体管。不同的工艺，在相同的硅片面积上，可以集成的晶体管数量是不一样的，越先进的工艺可以集成的晶体管越多，但是加工难度也会上升很多。比如从16nm演进到7nm，相同功能的芯片，die面积（硅片大小或者硅片成本）减少50%左右，功耗减小30%，这也是为什么芯片厂家会不停的挑战芯片工艺极限。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）