什么是半导体行业？为何叫半导体

什么是半导体行业？为何叫半导体

物理问题，

物体的导电性，以此来分类命名的，

想铁，铜等，……属于良导体，

一定温度下的银属于超导体,因为这个时候电阻突然消失，

磁悬浮列车就由此而设计。……

不导电或导电性极低的成为 绝缘体，比如木材，橡胶，

而更多的是有一定的导电性，像二极体，三极体，……

半导体产业就是此类的厂商，销售商等的组合

什么是p型半导体，n型半导体，p

【n型半导体】“n”表示负电的意思，在这类半导体中，参与导电的主要是带负电的电子，这些电子来自半导体中的“施主”杂质。所谓施主杂质就是掺入杂质能够提供导电电子而改变半导体的导电效能。例如，半导体锗和矽中的五价元素砷、锑、磷等原子都是施主杂质。如果在某一半导体的杂质总量中，施主杂质的数量占多数，则这种半导体就是n型半导体。如果在矽单晶中掺入五价元素砷、磷。则在矽原子和砷、磷原子组成共价键之后，磷外层的五个电子中，四个电子组成共价键，多出的一个电子受原子核束缚很小，因此很容易成为自由电子。所以这种半导体中，电子载流子的数目很多，主要kao电子导电，叫做电子半导体，简称n型半导体。 【p型半导体】“p”表示正电的意思。在这种半导体中，参与导电的主要是带正电的空穴，这些空穴来自于半导体中的“受主”杂质。所谓受主杂质就是掺入杂质能够接受半导体中的价电子，产生同数量的空穴，从而改变了半导体的导电效能。例如，半导体锗和矽中的三价元素硼、铟、镓等原子都是受主。如果某一半导体的杂质总量中，受主杂质的数量占多数，则这半导体是p型半导体。如果在单晶矽上掺入三价硼原子，则硼原子与矽原子组成共价键。由于硼原子数目比矽原子要少很多，因此整个晶体结构基本不变，只是某些位置上的矽原子被硼原子所代替。硼是三价元素，外层只有三个价电子，所以当它与矽原子组成共价键时，就自然形成了一个空穴。这样，掺入的硼杂质的每一个原子都可能提供一个空穴，从而使矽单晶中空穴载流子的数目大大增加。这种半导体内几乎没有自由电子，主要kao空穴导电，所以叫做空穴半导体，简称p型半导体。 【p－n结】在一块半导体中，掺入施主杂质，使其中一部分成为n型半导体。其余部分掺入受主杂质而成为p型半导体，当p型半导体和n型半导体这两个区域共处一体时，这两个区域之间的交界层就是p-n结。p-n结很薄，结中电子和和空穴都很少，但在kao近n型一边有带正电荷的离子，kao近p型一边有带负电荷的离子。这是因为，在p型区中空穴的浓度大，在n型区中电子的浓度大，所以把它们结合在一起时，在它们交界的地方便要发生电子和空穴的扩散运动。由于p区有大量可以移动的空穴，n区几乎没有空穴，空穴就要由p区向n区扩散。同样n区有大量的自由电子，p区几乎没有电子，所以电子就要由n区向p区扩散。随着扩散的进行，p区空穴减少，出现了一层带负电的粒子区；n区电子减少，出现了一层带正电的粒子区。结果在p－n结的边界附近形成了一个空间电荷区，p型区一边带负电荷的离子，n型区一边带正电荷的离子，因而在结中形成了很强的区域性电场，方向由n区指向p区。当结上加正向电压（即p区加电源正极，n区加电源负极）时，这电场减弱，n区中的电子和p区中的空穴都容易通过，因而电流较大；当外加电压相反时，则这电场增强，只有原n区中的少数空穴和p区中的少数电子能够通过，因而电流很小。因此p－n结具有整流作用。当具有p－n结的半导体受到光照时，其中电子和空穴的数目增多，在结的区域性电场作用下，p区的电子移到n区，n区的空穴移到p区，这样在结的两端就有电荷积累，形成电势差。这现象称为p－n结的光生伏特效应。由于这些特性，用p－n结可制成半导体二极体和光电池等器件。如果在p－n结上加以反向电压（n区加在电源正极，p区加在电源负极），电压在一定范围内，p－n结几乎不通过电流，但当加在p－n结上的反向电压越过某一数值时，发生电流突然增大的现象。这时p-n结被击穿。p－n结被击穿后便失去其单向导电的效能，但结并不一定损坏，此时将反向电压降低，它的效能还可以恢复。根据其内在的物理过程，p－n结击穿可分为雪崩击穿和隧道击穿两种。

什么是半导体

锗、矽、硒、砷化镓及许多金属氧化物和金属硫化物等物体，它们的导电能力介于导体和绝缘体之间，叫做半导体。

半导体具有一些特殊性质。如利用半导体的电阻率与温度的关系可制成自动控制用的热敏元件（热敏电阻）；利用它的光敏特性可制成自动控制用的光敏元件，像光电池、光电管和光敏电阻等。

半导体还有一个最重要的性质，如果在纯净的半导体物质中适当地掺入微量杂质测其导电能力将会成百万倍地增加。利用这一特性可制造各种不同用途的半导体器件，如半导体二极体、三极体等。

把一块半导体的一边制成P型区，另一边制成N型区，则在交界处附近形成一个具有特殊效能的薄层，一般称此薄层为PN接面。图中上部分为P型半导体和N型半导体介面两边载流子的扩散作用（用黑色箭头表示）。中间部分为PN接面的形成过程，示意载流子的扩散作用大于漂移作用（用蓝色箭头表示，红色箭头表示内建电场的方向）。下边部分为PN接面的形成。表示扩散作用和漂移作用的动态平衡。

材料的电阻率界于金属与绝缘材料之间的材料。这种材料在某个温度范围内随温度升高而增加电荷载流子的浓度，电阻率下降

常温下导电效能介于导体与绝缘体之间的材料，叫做半导体。

把导电性和导电导热性差或不好的材料，如金刚石、人工晶体、琥珀、陶瓷等等，称为绝缘体。

把导电、导热都比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。与导体和绝缘体相比，半导体材料的发现是最晚的，直到20世纪30年代，当材料的提纯技术改进以后，半导体的存在才真正被学术界认可。半导体的分类，按照其制造技术可以分为：积体电路器件，分立器件、光电半导体、逻辑IC、模拟IC、储存器等大类。此外，还有按照其所处理的讯号，可以分成模拟、数字、模拟数字混成及功能进行分类的方法。半导体室温时电阻率约在10E-5～10E7欧·米之间，温度升高时电阻率指数则减小。

半导体材料很多，按化学成分可分为元素半导体和化合物半导体两大类。锗和矽是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ 族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物( 硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。

半导体材料的电阻率介于导体和绝缘体之间，其电效能受到杂质型别、杂质浓度、温度、材料缺陷......的影响。

电阻率介于金属和绝缘体之间并有负的电阻温度系数的物质称为半导体：

室温时电阻率约在1mΩ·cm～1GΩ·cm之间，温度升高时电阻率则减小。半导体材料很多，按化学成分可分为元素半导体和化合物半导体两大类。锗和矽是最常用的元素半导体；化合物半导体包括第Ⅲ和第Ⅴ族化合物（砷化镓、磷化镓等）、第Ⅱ和第Ⅵ族化合物( 硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的玻璃半导体、有机半导体等。

详见百度百科：:baike.baidu./link?url=kIesFWTTuFUOpV2ZSCSeRIssV-5N_DKxb9Q6xVjsSRi9qhXFBcI_ApuOamuJWI3n

半导体（英语：Semiconductor）是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。今日大部分的电子产品，如计算机、行动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。常见的半导体材料有矽、锗、砷化镓等，而矽更是各种半导体材料中，在商业应用上最具有影响力的一种。

拓展资料：

材料的导电性是由导带中含有的电子数量决定。当电子从价带获得能量而跳跃至导电带时，电子就可以在带间任意移动而导电。一般常见的金属材料其导电带与价电带之间的能隙非常小，在室温下电子很容易获得能量而跳跃至导电带而导电，而绝缘材料则因为能隙很大（通常大于9电子伏特），电子很难跳跃至导电带，所以无法导电。

一般半导体材料的能隙约为1至3电子伏特，介于导体和绝缘体之间。因此只要给予适当条件的能量激发，或是改变其能隙之间距，此材料就能导电。

半导体通过电子传导或空穴传导的方式传输电流。电子传导的方式与铜线中电流的流动类似，即在电场作用下高度电离的原子将多余的电子向着负离子化程度比较低的方向传递。空穴导电则是指在正离子化的材料中，原子核外由于电子缺失形成的“空穴”，在电场作用下，空穴被少数的电子补入而造成空穴移动所形成的电流（一般称为正电流）。

材料中载流子（carrier）的数量对半导体的导电特性极为重要。这可以通过在半导体中有选择的加入其他“杂质”（IIIA、VA族元素）来控制。如果我们在纯矽中掺杂（doping）少许的砷或磷（最外层有5个电子），就会多出1个自由电子，这样就形成N型半导体；如果我们在纯矽中掺入少许的硼（最外层有3个电子），就反而少了1个电子，而形成一个空穴（hole），这样就形成P型半导体（少了1个带负电荷的原子，可视为多了1个正电荷）。

半导体( semiconductor)，指常温下导电效能介于导体(conductor)与绝缘体(insulator)之间的材料。

这是因为半导体的特性而被选做集成电路的，因为他介于导体和绝缘体之间，结构组织赋予能随着温度升高而升高的特性，铜银是导体，与半导体恰恰相反，温度升高他就成绝缘体了，就是长说的烧了。

所以说集成电路选用半导体是有原因的哦，不然用导体会经常坏的。

随着科学技术的突飞猛进,半导体制造技术面临日新月异的变化，其中12英寸、90纳米技术和铜工艺">铜工艺被称为引导半导体发展趋势的三大浪潮。传统的半导体工艺是主要采用铝作为金属互联材料(Interconnect)，在信号延时(signal delay)上已经受到限制。人们寻找到了新的材料来满足对电阻的要求，这种材料就是铜。简单地说，铜工艺就是指以铜作为金属互联材料的一系列半导体制造工艺。将铜工艺融入集成电路制造工艺可以提高芯片的集成度，提高器件密度，提高时钟频率以及降低消耗的能量。

要达到这样的要求就需要对工艺上做出相应的调整。在新的工艺水平，尤其是在90纳米或以下的技术节点上，主要的信号延时来自互联电路的部分。这一部分可以用以下公式来描述：

τ = RC = (ρL/Wtmetal) *(Kε0LW/tILD)

其中τ是指 total signal delay, R是指金属层的电阻, C是指介电层的电容，ρ是互联金属的电阻率，L是指长度，W是指长度，t 是指厚度， K是介电常数。由公式可见，选用

电阻率比较小的金属材料作为互联材料，和选用介电常数比较小的介电材料作为介电材料是降低信号延时、提高时钟频率的两个主要方向。铜的电阻率为1.7μΩ.cm，铝的电阻率为2.8μΩ.cm，所以铜更为优越。同时由于采用铜线可以降低互联层的厚度，所以同时也降低了上面公式中的电容C。为了进一步降低τ,产业界也在选择比SiO2的K值更加低的材料（即所谓的low k材料）。现有的铝材料（通常选用掺入少量Cu的AlCu合金材料）在器件密度进一步提高的情况下还会出现由电子迁移引发的可靠性问题，而铜在这方面比铝也有很强的优越性。当IC的电流密度超过106A/cm2时，高熔点的材料比低熔点的材料更易于发生电子迁移，原因在于前者具有更高的晶界扩散激活能。铜的熔点为1083℃，铝的熔点为660℃，所以铜更不容易发生电子迁移。和铝相比，铜的电子迁移失效时间要大一到两个数量级，所以它可以在更小的互联层厚度上通过更高的电流密度，从而降低能量消耗。推动铜工艺走向产业化的另一个重要原因就是和传统的铝工艺相比，铜工艺采用了Damascene工艺，减少了金属互联的层数，从而降低了成本。之所以采用Damascene工艺，主要原因在于铜本身不能够和象铝一样，与其它刻蚀气体产生气态的副产品，所以只能采用这种先刻蚀再充填金属互联材料的模式。

自从IBM公司在1985年引入铜，许多关于铜工艺的研发工作都取得了实效。主要包括制造Damascene结构的Damascene工艺、Cu CMP (Chemical Mechanical Polishing) 工艺和ECP (Electroplating) 工艺等（见图1）。

图1. 铜工艺的Dual Damascene 结构流程示

由于铜的扩散会引起器件的所谓“中毒效应”，所以在和source/drain和gate区域的接触金属仍然选用重金属钨。其余的互联金属都可以采用铜，其中的via可以采用single damascene，也可以采用dual damascene结构。在damascene结构经过CVD, Etch 等工艺后，就形成了via的结构。为了防止铜在Si 和SiO2中的扩散，所以必须在via上沉积一层阻挡层，然后再沉积一层很薄的铜作为ECP的导电介质，也作为电镀铜的金属晶体生长的晶核层。由ECP产生电镀铜层。接着的工艺是CMP，主要是磨掉多余的铜，同时将硅片表面磨平。其中的机制主要包括用微小颗粒对表面的机械摩擦和对摩擦材料的化学清洗，摩擦和化学清洗的载体，即所谓的浆料(slurry)，是整个铜工艺制造成本比较高的部分。

经过近几年的发展，铜工艺已经日臻成熟，进入量产阶段，现在的铜工艺主要应用于电脑的中央处理器、服务器、通讯及消费应用产品各领域对整体产品表现、高密度及低耗电有极高要求的产品。与此同时，降低RC的另一条有效途径，是选用低介电常数的low k的材料作为介电材料。单纯采用铜来代替铝作为互联材料可以降低RC 大约40%，而low k能够降低成本RC的程度则决定于选择材料的k值大小。Low k 技术还初于初期的研发阶段和试产阶段，目前还面临着一些集成(Intergration)问题，将是未来发展，特别是在90纳米技术及以下的结点上，一个重要的趋势。

---