半导体是怎样存储信息的

半导体存储器(semi-conductor memory)是一种以半导体电路作为存储媒体的存储器。按其制造工艺可分为：双极晶体管存储器和MOS晶体管存储器。按其存储原理可分为：静态和动态两种。其优点是：体积小、存储速度快、存储密度高、与逻辑电路接口容易。主要用作高速缓冲存储器、主存储器、只读存储器、堆栈存储器等。半导体存储器的两个技术指标是：存储容量和存取时间。半导体是通过保持电平存储数据的。1 电路中用高电平表示1，低电平表示0；2 同样的在存储介质中，写入电平值，下次读出判断是1/0；3 存储介质的存储利用的是浮栅和衬底间电容效应：电容充电，读出的值就是高电平。电容放电后，读出的就是低电平

半导体存储器分为随机读写存储器和只读存储器。

半导体存储器的分类从制造工艺的角度可把半导体存储器分为双极型、CMOS型、HMOS型等；从应用角度上可将其分为两大类：随机读写存储器（RAM），又称随机存取存储器；只读存储器（ROM）。

1、只读存储器（ROM）

只读存储器在使用过程中，只能读出存储的信息而不能用通常的方法将信息写入的存储器，其中又可以分为以下几种。

掩膜ROM，利用掩膜工艺制造，一旦做好，不能更改，因此只适合于存储成熟的固定程序和数据。工厂大量生产时，成本很低。

可编程ROM，简称PROM，由厂商生产出的空白存储器，根据用户需要，利用特殊方法写入程序和数据，但是只能写一次，写入后信息固定的，不能更改。

光擦除PROM，简称EPROM，这种存储器编写后，如果需要擦除可用紫外线灯制造的擦除器照射20分钟左右，使存储器复原用户可再编程。

电擦除PROM，简称EEPROM，顾名思义可以通过电来进行擦除，这种存储器的特点是能以字节为单位擦除和改写，而且不需要把芯片拔下插入编程器编程，在用户系统即可进行。

Flash Memory，简称闪存。它是非易失性存储器，在电源关闭后仍能保持片内信息，与EEPROM相比，闪存存储器具有成本低密度大的优点。

2、随机读写存储器（RAM）

分为两类：双极型和MOS型两种。双极型RAM，其特点是存取速度快，采用晶体管触发器作为基本存储电路，管子较多，功耗大，成本高，主要用于高速缓存存储器（Cache）MOS RAM，其特点是功耗低，密度大，故大多采用这种存储器。

SRAM：存储原理是用双稳态触发器来做存储电路，状态稳定，只要不掉电，信息就不会丢失，优点是不用刷新，缺点是集成度低。DRAM：存储原理是用电容器来做存储电路，优点是电路简单，集成度高，缺点是由于电容会漏电需要不停地刷新。

动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。但动态存储器同静态存储器有不同的工作原理。它是靠内部寄生电容充放电来记忆信息，电容充有电荷为逻辑1，不充电为逻辑0。欲深入了解动态RAM的基本原理请点击。 动态存储器有多种系列，如61系列、37系列、41系列、21系列等。图示为2164芯片的引脚图。将鼠标指向相应引脚可看到其对引脚功能。它是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。

每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。

当要从DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。

当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。

由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读 *** 作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制 器送出到刷新地址信号，对动态存储器执行读 *** 作，每读一次刷新一行。

只读存贮器（ROM）有多种类型。由于EPROM和EEPROM存贮容量大，可多次擦除后重新对它进行编程而写入新的内容，使用十分方便。尤其是厂家为用户提供了单独地擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。因此，这种类型的只读存贮器得到了极其广泛的应用。7. RAM的工作时序

为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几个时间边界条件。

图7.1—3示出了RAM读出过程的定时关系。读出 *** 作过程如下：

欲读出单元的地址加到存储器的地址输入端；

加入有效的选片信号CS；

在 线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；

让选片信号CS无效，I/O端呈高阻态，本次读出过程结束。

由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后，必须等待一段时间tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取时间。如果在RAM的地址输入端已经有稳定地址的条件下，加入选片信号，从选片信号有效到数据稳定输出，这段时间间隔记为tACS。显然在进行存储器读 *** 作时，只有在地址和选片信号加入，且分别等待tAA和tACS以后，被读单元的内容才能稳定地出现在数据输出端，这两个条件必须同时满足。图中tRC为读周期，他表示该芯片连续进行两次读 *** 作必须的时间间隔。

写 *** 作的定时波形如图7.1—4所示。写 *** 作过程如下：

将欲写入单元的地址加到存储器的地址输入端；

在选片信号CS端加上有效电平，使RAM选通；

将待写入的数据加到数据输入端；

在 线上加入低电平，进入写工作状态；

使选片信号无效，数据输入线回到高阻状态。

由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制信号（即 变低），就可能将数据错误地写入其他单元。为防止这种情况出现，在写控制信号有效前，地址必须稳定一段时间tAS，这段时间称为地址建立时间。同时在写信号失效后，地址信号至少还要维持一段写恢复时间tWR。为了保证速度最慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度tWP。此外，对于写入的数据，应在写信号tDW时间内保持稳定，且在写信号失效后继续保持tDH时间。在时序图中还给出了写周期tWC，它反应了连续进行两次写 *** 作所需要的最小时间间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到几十ns。

ddr一个时钟周期内穿2次数据

ddr2一个时钟周期传4次

所以相同频率下ddr2的带宽是ddr的2倍

---