7nm不是工艺极限，而是物理极限。要做个小于7nm的器件并不难，大不了用ebeam lith。但是Si晶体管小于7nm，隔不了几层原子，遂穿导致漏电问题就无法忽略，做出来也没法用。
芯片上集成了太多太多的晶体管，晶体管的栅极控制着电流能不能从源极流向漏极，晶体管的源极和漏极之间基于硅元素连接。随着晶体管的尺寸逐步缩小，源极和漏极之间的沟道也会随之缩短，当沟道缩短到一定程度时，量子隧穿效应就会变得更加容易。
晶体管便失去了开关的作用，逻辑电路也就不复存在了。2016年的时候，有媒体在网络上发布一篇文章称，“厂商在采用现有硅材料芯片的情况下，晶体管的栅长一旦低于7nm、晶体管中的电子就很容易产生量子隧穿效应，这会给芯片制造商带来巨大的挑战”。所以，7nm工艺很可能，而非一定是硅芯片工艺的物理极限。
现在半导体工业上肯定是优先修改结构，但是理论上60mV/decade这个极限是目前半导体无法越过的。真正的下一代半导体肯定和现在的半导体有着完全不同的工作原理，无论是TFET还是MIFET或者是别的什么原理，肯定会取代目前的半导体原理。
扩展资料
难点以及所存在的问题
半导体制冷技术的难点半导体制冷的过程中会涉及到很多的参数，任何一个参数对冷却效果都会产生影响。实验室研究中，由于难以满足规定的噪声，就需要对实验室环境进行研究。半导体制冷技术是基于粒子效应的制冷技术，具有可逆性。所以，在制冷技术的应用过程中，冷热端就会产生很大的温差，对制冷效果必然会产生。
其一，半导体材料的优质系数不能够根据需要得到进一 步的提升，这就必然会对半导体制冷技术的应用造成影响。
其二，对冷端散热系统和热端散热系统进行优化设计，依然处于理论阶段，没有在应用中更好地发挥作用，这就导致半导体制冷技术不能够根据应用需要予以提升。
其三，半导体制冷技术对于其他领域以及相关领域的应用存在局限性，所以，半导体制冷技术使用很少，对于半导体制冷技术的研究没有从应用的角度出发，就难以在技术上扩展。
其四，市场经济环境中，科学技术的发展，半导体制冷技术要获得发展，需要考虑多方面的问题。重视半导体制冷技术的应用，还要考虑各种影响因素，使得该技术更好地发挥作用。
适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm就是硅材料芯片的物理极限。不过据外媒报道，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么，为何说7nm就是硅材料芯片的物理极限。
芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。
而所谓的XX nm其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。
栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。
栅长可以分为光刻栅长和实际栅长，光刻栅长则是由光刻技术所决定的。 由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻栅长和实际栅长不一致的情况。另外，同样的制程工艺下，实际栅长也会不一样，比如虽然三星也推出了14nm制程工艺的芯片，但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。
姓名：李晓旭 学号：16030130037【嵌牛导读】在信息技术发展浪潮中，浪潮涌起的高度的衡量一度成为业界的“心患”。换句话说，如何估量信息技术进步的速度成了困扰业内人士许久的难题。籍此背景之下，英特尔创始人之一戈登·摩尔通过大量数据调研整理，于1965年，正式提出“摩尔定律”。
【嵌牛鼻子】摩尔定律
【嵌牛提问】你觉得制造工艺的物理极限是多少呢？
【嵌牛正文】
在信息技术发展浪潮中，浪潮涌起的高度的衡量一度成为业界的“心患”。换句话说，如何估量信息技术进步的速度成了困扰业内人士许久的难题。籍此背景之下，英特尔创始人之一戈登·摩尔通过大量数据调研整理，于1965年，正式提出“摩尔定律”。迄今为止，此定律已历经了半世纪风雨，对于半导体产业发展，更是产生了不可磨灭的作用。
何为“摩尔定律”？
在文章《让集成电路填满更多的组件》中，摩尔预言，半导体芯片中集成的晶体管和电阻数量将每年增加一倍。随后不久，摩尔另外撰写论文声明，将“每年增加一倍”修改为“每两年增加一倍”。详细地说，摩尔定律即为：当价格不变时，半导体芯片中可容纳的元器件数目，约两年便会增加一倍，其性能也将同比提升。
当然，通过后来数十年的数据证明，半导体芯片中可容纳的元器件数目，约18个月便将增加一倍（即摩尔前后预测的平均值）。对于此，摩尔表示，他并未提过“每18个月增加一倍”推论，而且根据其数据图显示，这个变化周期便是24个月。
事实上，作为一种对发展趋势的分析预测规则，摩尔定律一直在质疑与自我证明中徘徊。由于集成度与晶体管价格成反比的特性，使得摩尔定律成为了经济学效益的一种推测手段。以晶圆厂生产IC为例，在制程技术不断进步的前提下，每隔18个月，IC的产量将提升一倍，换个角度来看，其成本将降低50%。与此同时，在半导体行业制程技术发展的过程中，摩尔定律渐渐成为衡量半导体行业发展脚步的一道标杆，如果每个18个月半导体企业的制程工艺未达到摩尔定律预测的数据，那么对不起，有可能你已经“Out”了（即落后于目前半导体行业的平均水平），从这方面来看，这种推测方式对于半导体行业的经济效益研究起到了一种良好的辅助作用。
摩尔定律的质疑与自我证明
迄今为止，摩尔定律“问世”已然五十载有余，在半导体芯片制程工艺水平飞速提升的同时，人们不禁有些疑问，半导体芯片单位面积可集成的元件数量最终将达到多少？摩尔定律会一直存在下去吗？
其实，半导体芯片单位面积可集成的元件数量最终将达到多少这个问题并没有明确的答案，但据专家预测，半导体芯片制程工艺的物理极限为2-3nm，以此推算，摩尔定律似乎也只能“存活”10年之久。
摩尔定律会不会过时？摩尔定律还能生存多久？这个话题已经探讨了数十年之久，比如当半导体芯片主流制程技术为90nm时，有人认为45nm将成为物理极限；当制程技术达到45nm时，有的观点认为22nm将成为极限。有句俗语叫作“好刀不怕磨”，摩尔定律正是这把好刀。
那么何为物理极限呢？从技术方面来看，随着晶体管尺寸的不断缩小，源极和漏级之间的漏电现像会增大，从而导致晶体管无法正常工作。基于此环境之下，三星推出的3D晶体管技术，很好的解决了此问题，这也使得制程工艺再进一步，从而逐渐达到如今的10nm。
在今年9月份举办的“英特尔精尖制造日”峰会中，英特尔以14nm和10nm制程工艺为例，通过其晶体管密度以及成本对比，再一次体现出了摩尔定律的准确度。英特尔高级院士、技术与制造事业部制程架构与集成总监Mark Bohr也表示，在技术层面，英特尔依旧坚守Tick-Tock战略，这也是摩尔定律最好的体现。
摩尔定律的影响
起初，摩尔定律的提出只为预测半导体行业的发展趋势，但是随着其在半导体行业的声名鹊起，外界各行各业对于竞相仿效，从而衍生出多版本的“摩尔定律”，其深远影响使我们的生活获益良多。
在经济方面，随着制程工艺的逐渐提升，晶体管体积也越来越小，但性能却得到了较大的提升，成本也随之不断降低。
在技术方面，摩尔的推演总结将复杂、昂贵的计算普及为生活的必需品，从数据分析，目前这些的创新都源于摩尔的发现。
在社会影响方面，计算的普及改变了我们的生活方式，也推动了科技以及社会的发展，这对于各行各业来说，都是一大幸事。
摩尔定律会否消亡？
事实上，自摩尔定律被推出后，其存亡时间一直是业界所争论不休的话题。以如今来说，当半导体行业无数业内人士发声表示，摩尔定律将消亡时，科技界却爆出一则惊人消息：1nm制程工艺“问世”。这则消息是由劳伦斯伯克利国家实验室传出的，其实验室研究人员阿里·加维表示：“此项研究说明，我们的晶体管将不再局限5nm栅极，如果使用适当的半导体材料，摩尔定律将继续有效。”
据了解，加维所说的适当的半导体材料为二硫化钼，硅材料在栅极长度为5nm甚至更长时，其优势相当明显，但其栅极长度在5nm之下时，将会产生“隧道效应”，从而阻止电流从源极流向漏极。这种情况将会使电子失控，无法达到我们想要的效果。而二硫化钼则有所不同，在此环境之下，它流动的电子更重，所以可以通过更短的栅极来控制电流从源极流向漏极。通过一系列实验测试，劳伦斯伯克利国家实验室研究人员摒弃传统的光刻技术，选择1nm的碳纳米管作为栅极，从而更好的配合二硫化钼晶体管控制其电子流动。
这则实验研究成果再次证明了摩尔定律依旧存在，而从目前来看，似乎摩尔定律的消亡直接取决于半导体芯片制程工艺的物理极限。如果半导体芯片制程工艺未达极限，那么摩尔定律将一直“活着”。其实，摩尔定律虽然源于半导体行业，但并不会终止于半导体行业，其思想与观点奠定了所有现代技术丰富的基础，其创新的相关产品已经完美的与我们生活融合在一起。未来，它将代表一种趋势一直存在于物联网、医疗以及教育等各个领域。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）