-
CXL与JEDEC携手将给内存行业带来新的转机
两大联盟携手会带来怎样的行业变局?JEDEC 固态技术协会 和 Compute Express Link (CXL)联盟今天宣布签署合作备忘录,正式确定两个组织之间的合作。该协议概述了一个联合工作组
-
对IP设计中注意事项及FPGA原型设计进行说明
由于ASIC的设计功能复杂,设计时需要有各种IP的使用。在设计IP或使用IP时,重要的考虑因素是基于IO需求以及设计的功能和时间要求。在这种情况下,了解各种可用的IP对设计团队是很有帮助的。本文就针对
-
英特尔的十代酷睿处理器正在采用内存控制器来提高对内存频率的支持
作为为数不多的能够掌握芯片研发、架构设计、生产制造、封装测试全产业链的企业,英特尔最近几年在芯片的升级和制造工艺上一直以“挤牙膏”著称,其14nm架构被优化了整整4年。由于难以与台积电竞争,其一度被传
-
NIST开发出微机电系统(MEMS)延迟线内存控制器
美国国家标准与技术研究所(NIST)日前展示一款采用微机电系统(MEMS)的延迟线内存控制器,可望作为未来量子电脑的暂存内存控制器。当MEMS中的内存控制器元素在触及以振幅与相位编码量子资讯的微波脉冲