ECL 电路简介ECL电路（即发射极耦合逻辑电路Emitter-Couple Logic）是一种非饱和型的数字逻辑电路，电路内晶体管工作在线性区或截止区，速度不受少数载流子的存储时间的限制，所以它是现

对LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析LVPECL 闸道的基本原理和分析任何特定LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和

时钟信号衰减会增加抖动，因此对驱动器输出的端接很重要。为了避免抖动和时钟质量降低的不利影响，需要使用恰当的信号端接方法。4种端接方法分享给你们。· Z0是传输线的阻抗；· ZOUT 是驱动器的输出阻抗

电路功能与优势许多系统都要求具有多个低抖动系统时钟，以便实现混合 信号处理和定时。图1所示电路将 ADF4351集成锁相环（PLL）和压控振荡器（VCO）与 ADCLK948接口，后者可通过 ADF4