一次完整的数据传输需要13个外部时钟脉冲。第一个时钟脉冲的下降沿锁存DOUT引脚（引脚6）的第一个数据位（MSB）。输出数据位在下一个外部时钟脉冲的下降沿就改变，可以读取串行数据位，直到下一个时钟周期

本文研究设计了一种基于高速隔离芯片的高速串行隔离型ADC。该数字隔离型ADC频带宽，延时小，稳定性高并且电路结构简单。利用FPGA作为控制器，很好地实现了模数转换和隔离传输。2.隔离模块基本工作原理2