make 命令执行时，需要根据一些规则来决定按照怎么样的方式去 编译和链接程序 ，这些规则就由 makefile 文件所指定。如果我们 makefile 文件写的足够好，make 命令会自动地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。
首先，本文将给出一个makefile文件的示例，以便大家能有一个直观感受，这个例子来源于 GNU的make使用手册 。在这个例子中，我们的工程有8个c文件，和3个头文件，我们要写一个makefile来告诉make命令如何编译和链接这几个文件。例子如下：
这个例子里 make 的编码规则如下：
a. 如果这个工程没有编译过，那么我们的所有c文件都要编译并被链接。
b. 如果这个工程的某几个c文件被修改，那么我们只编译被修改的c文件，并链接目标程序。
c. 如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的c文件，并链接目标程序。
在详细拆解上一节的 Makefile 之前，先来看下 Makefile 的基本范式。
target可以是一个 1) object file(可执行文件) ，2) 可执行文件 ，还可以是个3) label(标签) ，关于标签这个特性，在后面的 伪目标 章节还会有叙述。
prerequisites 就是，要生成那个target所需要的文件或是目标。 command 也就是 make 需要执行的命令，可以是任意的
shell 命令。
这是一个文件的依赖关系，也就是说，target 这一个或多个的目标文件依赖于 prerequisites 中的文件，其生成规则定义在 command 中。同时， prerequisites 中如果有一个以上的文件比target文件要新的话， command 所定义的命令就会被执行。这就是 Makefile 的规则，也是 Makefile 中 最核心 的内容。
有了这些规则后，再来分析上面的例子。在这个 makefile 中，目标文件(target)包含：
依赖文件(prerequisites)就是冒号后面的那些 .c 文件和 .h 文件。每一个 .o 文件都有一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。
在定义好依赖关系后，后续的那一行定义了如何生成目标文件的系统命令， 一定要以一个tab键作为开头 。 make 会比较
targets 文件和 prerequisites 文件的修改日期，如果 prerequisites 文件的日期要比targets文件的日期要新，或者 target 不存在的话，那么，make就会执行后续定义的命令。
我们可以把这个内容保存在名字为 makefile 或 Makefile 的文件中，然后在该目录下直接输入命令 make 就可以生成可执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下 make clean 就可以了。 注：反斜线(\)是换行符的意思，这样比较便于阅读。
这里要说明一点的是， clean 不是一个文件，它只不过是一个动作名字，有点像C语言中的 lable 一样，其冒号后什么也没有，那么，make就不会去找它的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令(不仅用于 clean，其他 lable 同样适用)，就要在 make 命令后显式指出这个 lable 的名字。这样的方法非常有用， 我们可以在一个 makefile 中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份 ，等等。
在默认的方式下，也就是我们只输入make命令。那么，
这就是整个 make 的依赖性，make 会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，这些都不在 make 职责范围内。
通过上述分析，我们知道，像 clean 这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要 make 执行。即命令 make clean ，以此来清除所有的目标文件，以便重编译。
在上面的例子中可以看到，后缀为 .o 的一大串文件名写了两次，这样比较费时费力，而且如果文件有所增减，要修改的地方也非常多，对以后的维护造成困难。在这种情形下，我们可以在Makefile里使用变量代替这一大串依赖文件，这里变量的使用方式基本类似于shell脚本里变量的使用方法。
我们可以在makefile一开始就这样定义：
那么接下来我们就可以很方便地在我们的Makefile中以 $(objects) 的方式来使用这个变量了，于是如果有新的 .o 文件加入，我们只需简单地修改一下 objects 变量就可以了。
GNU 的 make 很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个 .o 文件后都写上类似的命令。因为，我们的make会自动识别，并自己推导命令。
只要make看到一个 .o 文件，它就会自动的把 .c 文件加在依赖关系中，如果make找到一个 FILENAME.o ，那么 FILENAME.c ，就会是 FILENAME.o 的依赖文件。并且 cc -c FILENAME.c 也会被推导出来，于是，我们的makefile 再也不用写得这么复杂。我们的新makefile就可以这么写了。
这种方法，也就是make的**。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
目的：
基本掌握了 make 的用法，能在Linux系统上编程。
环境：
Linux系统，或者有一台Linux服务器，通过终端连接。一句话：有Linux编译环境。
准备：
准备三个文件：file1.c, file2.c, file2.h
file1.c:
#include
#include "file2.h"
int main()
{
printf("print file1$$$$$$$$$$$$ ")
File2Print()
return 0
}
file2.h:
#ifndef FILE2_H_
#define FILE2_H_
#ifdef __cplusplus
extern "C" {
#endif
void File2Print()
#ifdef __cplusplus
}
#endif
#endif
file2.c:
#include "file2.h"
void File2Print()
{
printf("Print file2********************** ")
}
基础：
先来个例子：
有这么个Makefile文件。（文件和Makefile在同一目录）
=== makefile 开始 ===
helloworld:file1.o file2.o
gcc file1.o file2.o -o helloworld
file1.o:file1.c file2.h
gcc -c file1.c -o file1.o
file2.o:file2.c file2.h
gcc -c file2.c -o file2.o
clean:
rm -rf *.o helloworld
=== makefile 结束 ===
一个 makefile 主要含有一系列的规则，如下：
A: B
(tab)
(tab)
每个命令行前都必须有tab符号。
上面的makefile文件目的就是要编译一个helloworld的可执行文件。让我们一句一句来解释：
helloworld : file1.o file2.o： helloworld依赖file1.o file2.o两个目标文件。
gcc File1.o File2.o -o helloworld： 编译出helloworld可执行文件。-o表示你指定 的目标文件名。
file1.o : file1.c： file1.o依赖file1.c文件。
gcc -c file1.c -o file1.o： 编译出file1.o文件。-c表示gcc 只把给它的文件编译成目标文件， 用源码文件的文件名命名但把其后缀由“.c”或“.cc”变成“.o”。在这句中，可以省略-o file1.o，编译器默认生成file1.o文件，这就是-c的作用。
file2.o : file2.c file2.h
gcc -c file2.c -o file2.o
这两句和上两句相同。
clean:
rm -rf *.o helloworld
当用户键入make clean命令时，会删除*.o 和helloworld文件。
如果要编译cpp文件，只要把gcc改成g++就行了。
写好Makefile文件，在命令行中直接键入make命令，就会执行Makefile中的内容了。
到这步我想你能编一个Helloworld程序了。
上一层楼：使用变量
上面提到一句，如果要编译cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻烦了。
第二个例子：
=== makefile 开始 ===
OBJS = file1.o file2.o
CC = gcc
CFLAGS = -Wall -O -g
helloworld : $(OBJS)
$(CC) $(OBJS) -o helloworld
file1.o : file1.c file2.h
$(CC) $(CFLAGS) -c file1.c -o file1.o
file2.o : file2.c file2.h
$(CC) $(CFLAGS) -c file2.c -o file2.o
clean:
rm -rf *.o helloworld
=== makefile 结束 ===
这里我们应用到了变量。要设定一个变量，你只要在一行的开始写下这个变量的名字，后 面跟一个 = 号，后面跟你要设定的这个变量的值。以后你要引用 这个变量，写一个 $ 符号，后面是围在括号里的变量名。
CFLAGS = -Wall -O –g，解释一下。这是配置编译器设置，并把它赋值给CFFLAGS变量。
-Wall： 输出所有的警告信息。
-O： 在编译时进行优化。
-g： 表示编译debug版本。
这样写的Makefile文件比较简单，但很容易就会发现缺点，那就是要列出所有的c文件。如果你添加一个c文件，那就需要修改Makefile文件，这在项目开发中还是比较麻烦的。
再上一层楼：使用函数
学到这里，你也许会说，这就好像编程序吗？有变量，也有函数。其实这就是编程序，只不过用的语言不同而已。
第三个例子：
=== makefile 开始 ===
CC = gcc
XX = g++
CFLAGS = -Wall -O –g
TARGET = ./helloworld
%.o: %.c
$(CC) $(CFLAGS) -c lt-o [email protected]
%.o:%.cpp
$(XX) $(CFLAGS) -c lt-o [email protected]
SOURCES = $(wildcard *.c *.cpp)
OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))
$(TARGET) : $(OBJS)
$(XX) $(OBJS) -o $(TARGET)
chmod a+x $(TARGET)
clean:
rm -rf *.o helloworld
=== makefile 结束 ===
函数1：wildcard
产生一个所有以 '.c' 结尾的文件的列表。
SOURCES = $(wildcard *.c *.cpp)表示产生一个所有以 .c，.cpp结尾的文件的列表，然后存入变量 SOURCES 里。
函数2：patsubst
匹配替换，有三个参数。第一个是一个需要匹配的式样，第二个表示用什么来替换它，第三个是一个需要被处理的由空格分隔的列表。
OBJS = $(patsubst %.c,%.o,$(patsubst %.cc,%.o,$(SOURCES)))表示把文件列表中所有的.c,.cpp字符变成.o，形成一个新的文件列表，然后存入OBJS变量中。
%.o: %.c
$(CC) $(CFLAGS) -c lt-o [email protected]
%.o:%.cpp
$(XX) $(CFLAGS) -c lt-o [email protected]
这几句命令表示把所有的.c,.cpp编译成.o文件。
这里有三个比较有用的内部变量。 [email protected] 扩展成当前规则的目的文件名， lt扩展成依靠 列表中的第一个依靠文件，而 $^ 扩展成整个依靠的列表（除掉了里面所有重 复的文件名）。
chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）