dc文件转换.lib->.db

Design Compiler在使用时， 须要读取Memory Compiler生成的SRAM的DB文件，这就须要将Memory Compiler生成的lib文件转换为db文件：

DC读lib文件：read_lib xxx.libweb

DC吐出相应的db文件：

write_lib -formate db xxx -output xxx.dbsvg

注：DC 的 K-2015.06 版本后自身不支持library compiler，能够使用以前的版本，或者自行安装library compiler。orm

安装library Compile 后使用help命令查看如何使用，也比较简单

原文链接：https://blog.csdn.net/immeatea_aun/article/details/78867928

doc文件：

主要是一些工艺库的基本说明，包含所有标准单元的基本信息，比如逻辑真值表，面积，每个端口的工号，漏电流，延时等

可以用evince命令打开

verilog model：

以仿真工具能识别的格式定义每一个标准单元的模型，以及其延时信息，时序检查定义

按照是否带标准单元延时信息可分为两种（带neg就是带延时的）

按照是否带电源端口可分为两种（带pg就是带电源端口的）

综合库文件：

是所有检查时序的工具都需要的文件，它以工具能识别的格式包含了所有标准单元的延时，逻辑，电容，功耗等信息

按照面向的对象分为.lib（给用户的）和.db（给工具的）文件

以下为后端用到的

techfile中主要是后端需要用到的物理连线电容电阻，金属通孔等各种定义信息

LEF主要是标准单元的物理性状以及一些pin的分布等信息

gds主要是标准单元的具体版图信息

望采纳，谢谢

在linux系统下，启动lc_shell （bsub -Ip lc_shell）先读lib文件，read_lib *.lib，然后write_lib -f db -o *.db *        *为lib的名称 

library compiler =lc  synopsys 

---