用ModelSim仿真xilinx生成的 rom

你在Core generator中生成的ROM的初始化是用.coe文件编写的。搏氏然后经过core generator生成会自带一个.mif文件。可能的原因是你在生成时并没有+.coe文件，结果默认生成一乱银简个空白的ROM。而在modelsim里面你又把.mif文件添加到库中。所以会出现告警。

解决方哗裤法：重新生成一个~~~在initial content 下面选择load file。自己编写一个.coe文件。内容格式如下：

memory_initialization_radix=16//定义写入初始值的进制

memory_initialization_vector=

aa bb cc dd ee ff 00 11//我写了一个8位宽的深度为8的ROM初始值。

生成后自带一个.mif文件，modelsim中不需要添加.mif 文件即可仿真。

顺带提下：xilinx ip core在modelsim中仿真不同于altera的。还需要建个xilinx的library。如果需要可以+在问题描述里面。

你没有瞎改关掉ModelSim的情况下，重新磨神判运行当然会出现错误，ModelSim一次只能为一个工程编译。 至于简单的方法是有的： 1、你第一次运行ModelSim以后，在Modelsim的Transcript串口，按一下“上”键瞎没，会出现一个do XXXXX.do的命令，这条就是运行Modelsi

---