对xilinx FPGA的约束文件的一点疑问：{NET|INST|PIN} "signal_name" Attribute;,这几个到底怎么理解？

首先INST是例化的意思键燃，NET是网络名的意思，郑如PIN是管脚的意思。

INST "I_ADC1_PB<0>" TNM = ADC1_PB

------------------------------------------------------------

这是将喊亮启I_ADC1_PB<0>这个信号约束到名为ADC1_PB的组里，然后可以对整个组的信号进行时序约束

------------------------------------------------------------

NET gpio_char_lcd<3>LOC = AF12

------------------------------------------------------------

这是将网络名为gpio_char_lcd<3>的信号连接到实际管脚名为AF12的管脚上去

place the inst "伍汪察ram_tdp2_ins" to the location RAMB36_X1Y9

place the inst "GT_i" to the location GTP_DUAL_X0Y4

用FPGA editor 看综合产生的NCD文件，就可以看到具体的path 和各个component的位陵扮置。各个模块的位置用X Y 轴来表示， 例如这里的 RAMB36_X1Y9 GTP_DUAL_X0Y4。

LOC defines where a design element can be placed within an FPGA. It specifies the absolute placement of a design element on the FPGA die. It can be a single location, a range of locations, or a list of locations. You can specify LOC from the design file and also direct placement with statements in a constraints file.

综合的时候 XST会尽量把相关的inst 放到一起，来缩短path delay。但是XST 一是没有那么智能，二是有很多很多的bug（法国人做的）， 有的时候会把相关的inst放的比较远，造成timing error，这个时候可以用这个LOC 来固定一些inst的位置来解腔茄决问题。

---