win10+vs2010 配置命令行C++编译

参考了网上的一些博客，零零散散，都会遇到一些问题，比如在配置路径的时候没有windows Kits 文件夹等，这里就自己的环境做个总结。

环境： win10系统 vs2010

点开桌面左边“win”键，进入vs2010的文件夹，打开“visual studio 命令提示(2010)”，如下图所示：

打开的cmd如下所示，里面的路径需要记下，之后配置环境需要：

针对在一般路径下打开的cmd不能编译问题，就需要配置环境变量。

打开一个cmd窗口，输入cl命令，显示如下时表示配置成功了：

测试编译cpp文件，编写一个简单的testvc.cpp文件

int main(){

printf("Hello World!")

return 0

}

运行结果如下

VC++出现Compiling... Error spawning cl.exe 错误的解决办法：

方法1： 启动VC时不要用图形界面通过在命令提示符下输入:Msdev /useenv运行（注意啦

/前面有个空格）.它会强制使系统环境变量全高设置成正确值.而且,只需要使用一次这样的方式运行

VC,以后再次通过双击图标的方式启动也不会有问题。

方法2：使用你的VC安装盘修复一下。

方法3：在VC中点击“Tools”—>“Option”—>“Directories”，发现路径有误，重新设置“Excutable Fils，Include Files，Library Files，Source Files”的路径。要是显示“找不到mspdb60.dll”，去能正常运行VC++的电脑中搜索mspdb60.dll文件，拷贝到你的机器上Microsoft Visual \Common\MSDev98\Bin下。缺失其他文件类似 *** 作。

方法4：安装VC 6.0后有过点击“Compile”或者“Build”后被出现的“Compiling... ,Error spawning cl.exe”错误提示。实际上这个问题很多情况下是由于路径设置的问题引起的，“CL.exe”是VC使用真正的编译器（编译程序），其路径在“VC根目录\VC98\Bin”下面，你可以到相应的路径下找到这个应用程序。 可以按照以下方法解决：

打开vc界面点击VC“TOOLS（工具）”—>“Option（选择）”—>“Directories（目录）”

重新设置“Excutable Fils、Include Files、Library Files、Source Files”的路径。很多情况可能就一个盘符的不同（例如你的VC装在C，但是这些路径全部在D），改过来就OK了。

如果你是按照初始路径安装vc6.0的，路径应为：

CAS意为列地址选通脉冲(Column Address Strobe 或者Column Address Select),CAS控制着从收到命令到执行命令的间隔时间，通常为2，2.5，3这个几个时钟周期。在整个内存矩阵中，因为CAS按列地址管理物理地址，因此在稳定的基础上，这个非常重要的参数值越低越好。过程是这样的，在内存阵列中分为行和列，当命令请求到达内存后，首先被触发的是tRAS (Active to Precharge Delay)，数据被请求后需预先充电，一旦tRAS被激活后，RAS才开始在一半的物理地址中寻址，行被选定后，tRCD初始化，最后才通过CAS找到精确的地址。整个过程也就是先行寻址再列寻址。从CAS开始到CAS结束就是现在讲解的CAS延迟了。因为CAS是寻址的最后一个步骤，所以在内存参数中它是最重要的。 CL（CAS Latency）：为CAS的延迟时间，这是纵向地址脉冲的反应时间，也是在一定频率下衡量支持不同规范的内存的重要标志之一。 内存负责向CPU提供运算所需的原始数据，而目前CPU运行速度超过内存数据传输速度很多，因此很多情况下CPU都需要等待内存提供数据，这就是常说的“CPU等待时间”。内存传输速度越慢，CPU等待时间就会越长，系统整体性能受到的影响就越大。因此，快速的内存是有效提升CPU效率和整机性能的关键之一。 在实际工作时，无论什么类型的内存，在数据被传输之前，传送方必须花费一定时间去等待传输请求的响应，通俗点说就是传输前传输双方必须要进行必要的通信，而这种就会造成传输的一定延迟时间。CL设置一定程度上反映出了该内存在CPU接到读取内存数据的指令后，到正式开始读取数据所需的等待时间。不难看出同频率的内存，CL设置低的更具有速度优势。 在Intel公司的PC100内存技术白皮书中指出：“符合PC100标准的内存芯片应该以CAS Latency（以下简称CL）= 2的情况稳定工作在100MHZ的频率下。”CL=2所表示的意义是此时内存读取数据的延迟时间是两个时钟周期当CL=3时。内存读取数据的延迟时间就应该是三个时钟周期，因此，这“2”与“3”之间的差别就不仅仅局限于“1”了，而是1个时钟周期。工作在相同频率下的同种内存，将CL设置为2会得到比3更优秀的性能（当然你的内存必须支持CL=2的模式）。为了使主板正确地为内存设定CAS延迟时间，内存生产厂商都将其内存在不同工作频率下所推荐的CAS延迟时间记录在了内存PCB板上的一块EEPROM上，这块芯片就是我们所说的SPD。当系统开机时，主板BIOS会自动检测SPD中的信息并最终确定是以CL=2还是CL=3来运行。 上面只是给大家建立一个基本的CL概念，而实际上内存延迟的基本因素绝对不止这些。内存延迟时间有个专门的术语叫“Latency”。要形象的了解延迟，我们不妨把内存当成一个存储着数据的数组，或者一个EXCEL表格，要确定每个数据的位置，每个数据都是以行和列编排序号来标示，在确定了行、列序号之后该数据就唯一了。内存工作时，在要读取或写入某数据，内存控制芯片会先把数据的列地址传送过去，这个RAS信号（Row Address Strobe，行地址信号）就被激活，而在转化到行数据前，需要经过几个执行周期，然后接下来CAS信号（Column Address Strobe，列地址信号）被激活。在RAS信号和CAS信号之间的几个执行周期就是RAS-to-CAS延迟时间。在CAS信号被执行之后同样也需要几个执行周期。此执行周期在使用标准PC133的SDRAM大约是2到3个周期；而DDR RAM则是4到5个周期。在DDR中，真正的CAS延迟时间则是2到2.5个执行周期。RAS-to-CAS的时间则视技术而定，大约是5到7个周期，这也是延迟的基本因素。 CL设置较低的内存具备更高的优势，这可以从总的延迟时间来表现。内存总的延迟时间有一个计算公式，总延迟时间=系统时钟周期×CL模式数+存取时间（tAC）。首先来了解一下存取时间（tAC）的概念，tAC是Access Time from CLK的缩写，是指最大CAS延迟时的最大数输入时钟，是以纳秒为单位的，与内存时钟周期是完全不同的概念，虽然都是以纳秒为单位。存取时间（tAC）代表着读取、写入的时间，而时钟频率则代表内存的速度。

满意请采纳

---