verilog 设计文件和测试文件有哪些区别,请举例说明？

Verilog设计文件与测试文件最明显的区别在于Verilog设计文件是可以被综合的，而测试文件是裤铅不能被综合的，例如：

always @ #1000

begin

clk=~clk；

end

这是在测试文漏腔件中经常使用的一个语句，用于产生周期为2000的时钟信号，由于该语句中直接使用#来延时，返纯衫所以不能被综合，但是在测试文件中这是最直接的产生延时的办法。

设计游简文件是根据需要实现目标电路，

测试文件通常是根据设计神袜裤的目标电路的特性编写相好告应的激励，然后测试设计文件设计的电路对在给定激励信号下的输出是否满足预期要求。

---