ISE写Verilog程序出现错误

module adb(

input I_clk,

input I_rst_n

)

reg R_add

always @ (posedge I_clk or negedge I_rst_n)

begin

if(!I_rst_n)

begin

R_add <= 0

end

else

begin

R_add <= 1

end

end

endmodule

这样写是没有问题的，估计你的程序的问题在并不在这里，可能在上面几行，你可以把完整module和错误信息给出来。

ISE是一款FPGA开发类生产工具型软件

但是其在win10的64 位环境中安装后出现了例如Xilinx PlanAhead 14.7 停止工作、ISE Design Suite 14.7 打开失败或者界面异常等问题，现对这两个Bug提出修补的方法。

安装软件后在桌面会出现以下两个软件快捷方式：

我们一般在安装后点击蓝色的Xilinx PlanAhead 14.7 快捷方式，进行软件许可检查；

但在打开后出现了程序崩溃的问题（如下图所示）

解决方法：在ise安装路径C:\Xilinx\14.7\ISE_DS\PlanAhead\bin（如果默认安装c盘就是这个路径，否则请在你的安装目录中查找）中找到rdiArgs.bat 然后重命名为rdiArgs.bat.orig或其他名字（注意是第一个不是第二个）

请找到程序安装路径下的这两个文件夹

首先在第一个文件夹中，重命名libPortability.dll为libPortability.dll.orig，然后复制 libPortabilityNOSH.dll 的一个副本并重命名为libPortability.dll，这样你就又有一个libPortability.dll文件了。

然后在第二个文件夹，将之前得到的新的libPortability.dll覆盖到这个文件夹中。

---