FPGA怎么从断电不丢失恢复到断电丢失?

AS程序下载口是下载到EPCS4芯片里去的，掉电后程序仍在，JTAG口是下载进你板子上FPGA芯片（比如EP2C5T144C8）里边的SRAM里边的，这个掉电就没了，你说的情况换到JTAG口就好了吧。

通过计数器控制的呀。你看啊count_reset 是从0开始加到60，然后变成62保持。然后当(count_reset>'d50&&count_reset<'d56)为真的时候rst_n =0，假的时候为1.即为count_reset在50和56之间的时候为0，在其他区间为1！

希望能帮助到您！

---