VHDL判断按键程序

我觉得你说的状态是矛盾的 如果S1、S2同时为1 DR3<=？PC1<=？ 不管你S1，S2为什么状态 都只能输出一组DR3<=PC1<= 如果你要4组DR3<=PC1<=输出数据，你只能用S1、S2的四个状态来判定

你在进程体中检测了多个信号的边沿，这是VHDL所不允许的。

应当引入一个时钟信号输入端clock，只让clock和clr信号作为进程的敏感信号。然后在每一个clock的上升沿有效时，分别检测btn4~btn6：用btn4='1'and btn4'last_value= '0'来判断btn4的上升边沿，用btn5='1'and btn5'last_value= '0'来判断btn4的上升边沿，用btn6='1'and btn6'last_value= '0'来判断btn4的上升边沿。

---