dsp中系统时钟初始化程序应该怎么写

id) //将McBSP0初始化为SPI

{

SPSA0=SPCR10_SUB

SPSD0=0x00//接收端复位RRST=0

SPSA0=SPCR20_SUB

SPSD0=0x00//发送端复位XRST=0

SPSA0=SPCR10_SUB

SPSD0=0x1800 //CLKSTP=11

SPSA0=PCR0_SUB

SPSD0=0x0A08 //CLKXM=1(主设备)CLKXP=0

SPSA0=RCR10_SUB

SPSD0=0x00//RWDLEN1=000,接收包长度为8

SPSA0=RCR20_SUB

SPSD0=0x0001 //在BFSX信号上提供正确的建立时间

SPSA0=XCR10_SUB

SPSD0=0x00//XWDLEN1=000,发送包长度为8

SPSA0=XCR20_SUB

SPSD0=0x0001 //在BFSX信号上提供正确的建立时间

SPSA0=SRGR10_SUB

SPSD0=0x00FE //为采样率时钟定义分频因子

SPSA0=SRGR20_SUB

SPSD0=0x2000//CLKSM=1,从CPU得到时钟每个包传送时,激活BFSX信号

SPSA0=SPCR20_SUB

SPSD0=0x0063 //发送端脱离复位XRST=1

SPSA0=SPCR10_SUB

SPSD0|=0x0001 //接收端脱离复位RRST=1采样率产生器脱离复位GRST=1

delay(256) //为使McBSP逻辑稳定，需等待两个采样率产生器时钟周期

}

二．HDn作为片选信号时DSP与MCP2510通信过程

2.1读程序

2.1.1 MCP2510读取过程

在读 *** 作开始时，CS引脚将被置为低电平。随后读指令和8 位地址码（A7 至 A0）将被依次送入MCP2510 。在接收到读指令和地址码之后， MCP2510 指定地址寄存器中的数据将被移出通过SO引脚进行发送。每一数据字节移出后，器件内部的地址指针败戚毁将自动加一以指向下一地址。因此可以对下一个连续地址寄存器进行读 *** 作。通过该方法可以顺序读取任意个连续地址寄存器中的数据。通过拉高CS引脚电平可以结束读 *** 作。

编程时需注意问题：察备

1． SPI的读 *** 作是通过写 *** 作完成的。因此在DSP发送地址字节后，再发送一任意8位数据以产生接收时钟。

2． 在发送完任意8位数据后，DSP要有个延时，以等待写入DXR的数据从发送端移出，从而保证从2510输出的数据能够正确地被DSP接收。延时时间应大于采样率产生器输出的8个周期，最好长一些。

3． 由于SPI在发送数据的同时也在接收数据，所以在读取有效数据前（即在发送地址字节完毕后）要先清空接收缓冲器，否则可能会因为接收缓冲器溢出而无法接收有用的数据。可以通过读取3次（因为5402的McBSP有3个接收缓冲器）接收缓冲器DRR的值来实现清空缓冲器的 *** 作，读取之前要注意延时（等待地址字节发送完毕）。

2.1.2 示例程序

Uint16 ReadMCP2510(Uint16 Addr)

{

ChipSlctMCP2510(0) //打开片选

NOP

NOP

NOP

//发送读指令

DXR10=READ_MCP2510

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

//发仔腔送地址

DXR10=Addr

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

delay(1000) //延时,等待地址字节从DX移出

//读取数据

Addr=DRR10//读3次,清空缓冲器

Addr=DRR10

Addr=DRR10

DXR10=0 //发送任意数据,以便产生接收时钟

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

delay(1000) //延时,等待数据接收

Addr=DRR10 //第一次为无效数据

ChipSlctMCP2510(3)

return Addr

}

2.2写程序

2.2.1 MCP2510写 *** 作

置CS引脚为低电平启动写 *** 作。 启动写指令后，地址码以及至少一个字节的数据被依次发送到MCP2510 。只要 CS 保持低电平，就可以对连续地址寄存器进行顺序写 *** 作。在SCK 引线上的上升沿，数据字节将从D0位开始依次被写入。如果CS 引脚在字节的8 位数据尚未发送完之前跳变到高电平，该字节的写 *** 作将被中止，而之前发送的字节已经写入。

编程时需注意问题：

1. 2510如何区分指令、地址和数据？由于读写指令、地址字节和数据字节的值可能会一样，所以有必要通过一定的时序来将他们区分开来。经实验验证，2510应该是通过片选信号CS来区分这几个数据的，当CS从高变低后，第一个字节就是指令，哪怕上次没有正确的读写，只要将CS置1，然后再置0，就会重新开始一个指令的周期。

2. 发送完数据字节后一定要有个延时来等待数据字节从DX引脚发送出去，之后才能将片选信号CS置1，否则无法正确写入数据。

2.2.2 示例程序

void WriteMCP2510(Uint16 Addr,Uint16 wrData)

{

ChipSlctMCP2510(0)

NOP

NOP

NOP

DXR10=WRITE_MCP2510

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

DXR10=Addr

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

DXR10=wrData

SPSA0=SPCR20_SUB

while(!(SPSD0&0x02)) //等待上一个数据发送完毕

delay(1000)

ChipSlctMCP2510(3)

}

三．BFSX作为片选信号时DSP与MCP2510通信过程

由于要完成2510的读写 *** 作需要3个字节，所以采用BFSX引脚作为MCP2510的片选信号时需要将XCR1和RCR1中的XWDLEN1、RWDLEN1设置为100（24bit）。

由于发送接收字长度设置为24位，因此在发送过程中需要用到DXR2和DRR2寄存器，在此需要注意的一点就是，DXR2（DRR2）必须要比DXR1（DRR1）先初始化或读取。其中DXR2（DRR2）中存放的是24bit的高8位，DXR1（DRR1）中存放的是24bit的低16位。发送时DXR2中的数据首先发送，接收时数据首先存放到DRR2中，因此DXR2（DRR2）中存放指令字节，DXR1（DRR1）中由高到低存放地址和数据。

下面为一个简单的调试程序。

Uint16 Debug24bit( )

{

int i

DXR20=0x02 //写指令

DXR10=0x0F01 //0F为CANCTRL地址,01为待写入的数据

delay(3000) //延时,等待发送完毕

i=DRR10//清空接收缓冲器

i=DRR10

i=DRR10

DXR20=0x03 //读指令

DXR10=0x0F00 //0F为CANCTRL地址,00用于读取数据

delay(3000) //延时,等待接收完毕

i=DRR10&0x00FF //DRR10低8位为有用数据

return i

}

四． 通信时MCP2510的初始化

4.1.1 确定时间份额

计算公式：

时间份额TQ定义为：TQ = 2*(BaudRate + 1)*TOSC

其中，BaudRate 是由 CNF1.BRP<5:0>表征的二进制数。

标称位时间 = TQ * (Sync_Seg + Prop_Seg +Phase_Seg1 + Phase_Seg2)

- 同步段（Sync_Seg）

- 传播时间段（Prop_Seg）

- 相位缓冲段1 （Phase_Seg1）

- 相位缓冲段2 （Phase_Seg2）

假设每个标称位包含N个时间份额TQ，则根据以上公式有：1/100K = N*TQ

现设定分频值BaudRate为1，根据以上公式计算，得出在4MHz时钟时，要实现100Kbps的波特率每个标称位包含个10时间份额TQ，在N满足要求的情况下BaudRate还可以设置为其他值，由MCP2510的手册得知的TQ数量N应在6-25之间。然而在满足这个前提下，应尽量使TQ的时间短一些，即一个标称位的时间份额数量N多一些，这样选择采样点位置时具有更好的分辨率。

4.1.2 设置时间段和采样点

在确定了一个标称位包含的时间份额数量后，还需要对各个时间段包含的时间份额进行分配，以确定采样点的位置。位的采样时刻取决于系统参数，通常应发生在位时间的60-70%处。同时，同步段的时间份额为1 TQ，TDELAY典型值为1-2TQ。因此时间份额分配如下：

(Sync_Seg + Prop_Seg +Phase_Seg1 + Phase_Seg2)=(1+2+3+4)

4.1.3 确定同步跳转宽度和采样次数

根据规则，SJW最大值 为4TQ。然而通常情况下，只有当不同节点的时钟发生不够精确或不稳定时，例如采用陶瓷谐振器时，才需要较大的SJW。一般情况下， SJW取1即可满足要求。

发送和接烂侍收一位数据

以下将用查询方式接收和发送一位数据：

1)要发送一个数据，首闹陪先通过状态寄存器scs1的d7(scte)判断是否可以向数据寄存器sci送数，液历蠢scte

要课题。利用这种技术，可以把信号的实时采集和精确处理在时间上分为两个阶段，有利于获得令人更满意的处理结果。在无线数传接收设备中应用数据接收存储方法时，除了要满足数据传输速率和差错控制方面的要求外，还需要考虑如何使设备易于携带、接口简单、使用方便。

传统外设接口技术不但数据传输速率较低，独占中断、I/O地址、DMA通道等计算机系统关键资源，容易造成资源冲突问题，而且使用时繁杂的安装配置手续也给终端用户带来了诸多不便。近年来，USB接口技术迅速发展，新型计算机纷纷对其提供支持。USB2.0是USB技术发展的最新成果，利用USB2.0接口技术开发计算机外设，不但可以借用其差错控制机制[1][6]减轻开发人员的负担、获得高速数据传输能力（480Mb/s），而且可以实现便捷的机箱外即插即用特性，方便终端用户的使用。

1 无线数传接设备总体构成

无线数传接收设备是某靶场测量系统的一个重要组成部分。如图1所示，该设备由遥测接收机利用天线接收经过调制的无线电波信号，解调后形成传输速率为4Mb/s的RS-422电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中。数据转存系统从中提取出有效的数据帧，并在帧同步字后插入利用GPS接收机生成的本地时间信息，用于记录该帧数据被接收到的时间，然后送给主机硬件保存。

在无线数传接收设备中，数据转存系统是实现数据接收存储的关键子系统。下面将详细介绍该系统弯液的硬件实现及工作过程。

2 数据转存系统基本构成及硬件实现

数据转存系统主要由让闹春FPGA模块、DSP模块、USB2.0接口芯片构成，各个模块之间的相互关系如图2所示示。图中，4Mb/s的串行数据输入信号SDI已由RS-422差分电平转换为CMOS电平。为突出重点，不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能。

2.1 FPGA模块实现及春功能

FPGA模块在Altera公司ACEX系列的EP1K30TI144-2芯片中实现。其中主要的功能子模块有：位同步逻辑、帧同步逻辑、授时时钟和译码逻辑。位同步逻辑主要由数字锁相环构成，用于从串行数据输入信号SDI中恢复出位时钟信号。帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。两者为DSP利用其同步串行口接收串行数据作好准备。这样，利用一对差分信号线就可以接收同步串行数据，简化了印制电路板的外部接口。授时时钟在DSP和GSP接收机的协助下生成精度为0.1ms的授时信息。译码逻辑用于实现系统互联。

2.2 DSP模块实现及其功能

DSP模块是数据转存系统的主控模块，在T1公司16位定点DSP芯片TMS320F206[4]中实现。在DSP的外部数据空间还配置了32KX16的高速SRAM，可以缓存80余帧数据，用于提高系统的差错控制能力。DSP利用同步串行口接收FPGA送来的同步串行数据，利用异步串口接收GPS接收机送来时间信息（用于初始化FPGA授时时钟），利用外部总线接口访问FPGA授时时钟、外部SRAM、ISP1581的片内寄存器。可以看出DSP模块主要用于完成数据帧的接收、重组以及转存调度等任务。

ISP1581芯片是PHILIPS公司推出的高速USB2.0设备控制器，实现了USB2.0/1.1物理层、协议层，完全符合USB2.0规范，即支持高速(480Mb/s) *** 作，又支持全速（12Mb/s） *** 作。ISP1581没有内嵌微处理器，但对微处理器 *** 作了灵活的接口。在上电时，通过配置BUS——CONF、DAO、MODE1、MODE0、DA1引脚电平可以适应绝大多数的微处理器接口类型。例如，通过BUS_CONF/DA0引脚，总线配置可以选择普通处理器模块（Generic Phocessor mode）中分割总线模式（Split Bus Mode）；在普通处理器模式下，通过MODE0/DA1引脚可以选择读写选通为8051风格或者Motorola风格。

在数据转存系统中，ISP1581用于处理主机的高速数据传输。它工作在普通处理器接口模式下，采用8051风格的读写选通信坦耐号，由DSP芯片TMS320F206控制。两者在选定工作方式下的信号连线如图3所示，图中未画出的信号引脚可以悬空，供电引脚的连接方式在参考资料[2]第46页有简明描述。在FPGA译码逻辑的作用下，ISP1581的片内寄存器被映射在DSP的片外数据空间中。DSP通过8位地址线选择要访问的寄存器，在读写选通信号的控制下，利用16位数据线与选定的寄存器交换数据。在访问ISP1581单字节寄存器时，数据总线高字节内容无关紧要。ISP1581通过中断引脚INT向DSP报告发生的总线事件，利用D 、D-引脚完成与主机的数据交换。

3 数据转存系统的工作过程

系统加电后，当FPGA配置过程结束时，如果有串行数据输入，位同步逻辑和帧同步逻辑便启动同步过程。同时，DSP片内FLASH中复位中断服务程序c_int0()[4]被立即执行，在建立好C语言的工作环境下，它会调用主函数main()。在main()中，需要安排好一系列有先后顺序的初始化工作。其中，ISP1581的初始化过程比较复杂，需要考虑设备采用的供电方式（这里为自供电[6]方式）、插接主机和系统上电的先后次序，并需要与USB总线枚举[1][6]过程相结合。

在FPGA中的位同步逻辑和帧同步逻辑均进入同步状态，且DSP主控模块配合主机完成初始化任务后，即可启动数据的传输过程。下面介绍一下ISP1581的初始化过程及DSP控制的数据帧的接收机转存流程。

3.1 ISP1581的初始化

在初始化过程中，首先需要设置影响ISP1581自身工作方式的一些寄存器，然后与主机端USB系统配合进行，应答来自主机端的设备请求。当数据转存系统板作为USB 2.0设备通过连接器连到主机USB根集线器上的一个端口时，主机便可检测到这一连接，接着给该端口加电，检测设备并激活该端口，向USB设备发送复位信号。设备收到这一复位信号后，即进入缺省状态，此后就能够通过缺省通信通道响应主机端送来的设备请求。主机通过描述符请求（GET_DESCRIPTOR）获得设备端的详细信息，通过设置地址请求（SET_ADDRESS）设置设备地址，通过设置配置请求（SET_CONFIGURATION）选定合适的设备配置。在设备成功响应了这些设备请求之后，就可以与主机通信了。

在响应主机请求的过程中，DSP需要配置ISP1581的端点以实现不同类型的传输通道。根据数据传输速率的要求，除了缺省的控制通道外，系统中实现了一个批传输(bulk)[1]类型的输入通道。这样，ISP1581就可以像FIFO一样方便地从数据转存系统向主机传输数据，而且具有差错控制能力，简化了设备端软件设计的复杂性。

3.2 数据帧的接收转存过程

系统正常工作时，需要与主机端程序相互配合。主要端需要开发者实现的程序包括设备驱动程序和应用程序。在Windows 2000 *** 作系统下，USB设备驱动程序为WDM模型的驱动程序，开发环境DriverStudio为WDM型驱动程序提供了框架结构，使得驱动开发变得非常容易（参见参考文献[5]第八、九、十章）。驱动程序接收应用程序的请求，利用USB总线驱动程序（US-BD）和主机控制器驱动程序（HCD）通过主机控制器安排USB总线事务，设备端则根据这些事务调度相应的数据帧的传输。关于主机端口如何安排总线事务可以查阅参考文献[1]。以下着重介绍设备端数据的调度过程。

数据帧的接收转存过程主要由DSP负责，DSP在外部SRAM中建立了一个数据帧的队列，如图4所示。系统主要工作在中断驱动模式下，与同步串行口相关的中断服务程序负责建立队列的尾部，对应于ISP1581中断引脚INT的中断服务程序负责建立队列的头部。

当以帧同步字打头的一帧数据以串行位流的形式到来时，FPGA产生的帧同步脉冲可以直接启动DSP同步串行口接收数据，该同步脉冲同时以中断方式通知DSP为一帧数据的接收做好准备。DSP接到通知后，首先检查外部SRAM中是否有足够的空间容纳一帧数据。如果没有空间，则丢弃当前数据帧（根据设计，这种情况是很少见的）；如果有空间，则为当前数据帧保留足够的空间。接着在帧起始位置填写帧步字，读取授时时钟的当前值并填写在帧同步字后。这样，一个新的数据帧（图4中数据帧F_N）就建立了，但是并没有加入到队列中，而是要等待来自同步串行口的后继数据嵌入该帧中后再加入到队列中。

同步串行口的接收缓冲区在接收到若干字（由初始化时的设置决定）后，会向DSP提出中断请求。在中断服务程序中，DSP读取接收缓冲区中的内容，并将其填入上述新开辟的帧F_N中。在一帧数据接收完毕后，就将该帧添加到队列的尾部，表示该帧数据已经准备好（图4中数据帧F_R），可以通过ISP1581送给主机硬件保存。

DSP在查询到队列中有已经准备好的数据帧存在时，就设置ISP1581的端点索引寄存器（Endpoint Index Register）使其指向初始化时配置的批传输输入端点，然后将队列首帧数据通过ISP1581的数据端口寄存器（Data Port Register）填写在端点缓冲区中。在端点缓冲区被填满后，它就自动生效。在不能填满端点缓冲区的情况下，可以通过设置控制功能寄存器（Control Function Register）的VENDP位[2]强制该端点缓冲区生效。端点缓冲区生效后，在USB总线上下一IN令牌到来时，该端点缓冲区中的数据就通过USB总线传输到主机中。主机成功接收到数据后，会给ISP1581以ACK应答。能够通过INT引脚报告给DSP，DSP就可以继续往端点中填写该帧其余数据。

在队列首帧数据被成功转移到主机后，DSP就丢弃首帧数据。如果队列在还有数据帧，则将次首帧作为首帧，继续前述传输过程；如果没有要传输的数据帧，则为队列首帧指针Head_Ptr赋空值（NULL），等待新的数据帧的到来。

USB2.0是计算机外设接口技术发展的最新成功，具有广阔的应用前景。本文介绍了PHILIPS公司USB2.0接口芯片ISP1581在无线数据接收设备中的应用。高性能、便携化的无线数据传接收设备。其在靶场实d试验中受到了用户的好评。

PC机的RS-232C串行口是使用最多的接口之一。因此，4串口、8串口等以增加串口数量为目的的ISA总线卡产品大量问世。一般串口应用只是使用了RXD和TXD两条传输线和地线所构成的串口的最基本的应用条件，而本文介绍一个利用PC机的RS-232串口加上若干电路来实现多串口需求的接口电路。

1．PC机串口的RTS和DTR及扩展电路

RTS和DTR是PC机中8250芯片的MODEM控制寄存器的两个输出引角D1和D0位，口地址为COM1的是3FCH，口地址为COM2的是2FCH。我们可以利用对MODEM控制寄存器3FCH或2FCH的写 *** 作对其进行控制。从而利用该 *** 作和扩展电路实现对TXD和RXD进行多线扩展，图1是其扩展电路。

在图1所示的PC机串口扩展电路中，74LS161是二进制计数器，1脚是清0端，2脚是计数端，计数脉冲为负脉冲信号，4051是八选一双向数字/模拟电子开关电路，其中一片用于正向输出，一片用于反向输出。该扩展电路工作原理是通过控制PC机串口的DTR输出的高低电平来形成74LS161的P2脚计数端的负脉冲信号，使161的输出端P14（QA）、P13（QB）、P12（QC）、P11（QD）脚依次在0000到1111十六个状态中变化，本电路仅使用了QA、QB、QC三个输出来形成对4051的ABC控制，最终使得4051（1）的输入端TXD依次通过与TX1～TX8导通而得到输出信号，4051（2）的输出端RXD与RX1～RX8依次导通形成输入信号。由于RXD和TXD的导通是一一对应的，因此串口通信就可以依次通过与多达8个带有三线基本串口的外部设备进行通信传输以实现数据传送。PC机端的电平转换电路是将RS232电平转换为TTL电平，外设端的电平转换电路是将TTL电平转换为RS232电平。由于这种转换有许多电路可以实现，因而，这里不再介绍。

2．电路使用程序

对PC机串口COM1的编程如下：

……

… ；对COM1口的波特率等设置；

MOV DX，3FCH

MOV AL，XXXXXX01B

OUT DX，AL；D1生成RTS负脉冲，对74LS161输出端清0

MOV AL，XXXXXX11B；

OUT DX，AL ；4051的RX1和TX1导通

CALL COM；调用通信子程序，与第一个外部设备通信；

MOV CX，7 ；设置循环计数器；

NEXT：MOV DX ，3FCH

MOV AL，XXXXXX10B

OUT DX ，AL ；D0位生成DTR的负脉冲，形成161的P2脚计数脉冲

MOV AL，XXXXXX11B

OUT DX，AL ；RX2和TX2导通

CALL COM；调用通信子程序，与第二个外部设备通信

LOOP NEXT；循环与另外6个外部设备通信

…

… ；通信子程序略

3．使用说明

由于该扩展的多路接口在通信时共用一个子程序，因此在与某一路导通时，系统只能与这一路的外部设备进行通信联络。

如果工作现场需要立即和某一路通信，则需要对3FCH的D1位执行两个写 *** 作并在RTS脚形成负脉冲，以对7416I清0后，再连接执行若干次对DTR的两次写 *** 作。例如想对第4路外设通信，则需要执行完成对74LS161清0后，再连续三次对3FCH的D0位进行两个写 *** 作以形成DTR脚的负脉冲，然后即可调用通信子程序。

如需使用PC机的COM2串口，只需将程序中的3F8H～3FDH全部换成2F8H～2FDH即可。

如果使用十六选一双向数字/模拟电子开关电路，可将74LS161的QA、QB、QC、QD四个输出端接至电子开关的四个控制端A、B、C、D，这样就可以达到一个PC机的RS232口与16个带有串口的外设的数据通信。Hello，希望有帮助．更多到软件测试基地,365testing泡泡

---