谁能帮我把这个程序改为verilog语言必有重谢

module epm240(input clk, output oe, output clk1, input [7:0] din, output [7:0] dout, input KEY, output clkout)

reg [26:0] m

always @(posedge clk) m<=m+27'b1

assign clkout = T ? m[26] : m[24]

/正迅/ assign clkout1 = T ? m[24] : m[26]

assign clktmp = m[19]

reg D0, D1

always @(posedge CLKTMP) begin

D1 <= D0

D0 <= ~KEY

end

assign kin = D0 &~ D1

reg T, q

always @(negedge kin) T <= ~T

always @(posedge clk) q <= ~q

assign clk1 = q

assign oe = 0

assign dout = din

endmodule

建议你不要大小写混用，代码里面全部用小写，只迹搏有宏或者parameter采用大写姿清祥。

那要看你用什么单片机了，如果你还停留在学校的AT89C51上，我觉得12MHZ的频率是有点慢，你可以选择现在很多市面上增强型的单片机，比方说340，ST32等等。

还有，搜缓不要感觉外围电路复杂就不做，世贺模呵呵，自己动手哦！拍厅

---