3.4多谐振荡器的介绍.....................................63.5计数器的介绍.........................................93.6数据分析............................................123.7数据选择器的介绍.....................................144实验结果..............................................16.......................................17设计总结...............................................18致谢...................................................19参考文献...............................................202设计内容及技术要求1、设计并制作一个脉冲序列发生器，周期性的产生8位长度的任意脉冲序列，脉冲序列可以通过设置电路自由设置。2、能够检测出设置的脉冲序列，在每出现一次设置的脉冲序列时，点亮一次LED；3、时钟脉冲周期为1HZ；4、对设置的脉冲序列值通过适当的方式进展指示；5、电源：220V/50HZ的工频交流电供电；6、〔直流电源局部仅完成设计仅可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求〕7、按照以上要求设计电路，绘制电路图，对设计的的电路用Multisim或OrCAD/PspiceAD9进展仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。发挥局部：1、其他恰当的功能。的通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。
〔1〕设计方案周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电槐兄路构成，可以有GAL构成，也可以由CPLD\FPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框斗明扰图如〔1〕图所示。图〔1〕脉冲序列发生器原理框图〔2〕参考设计脉冲序列发生器需要一个时钟信号，可采用由TTL非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图〔2〕所示。主电路局部如图〔3〕所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。4.实验内容 按照实验要求设计电路，确定元器件型号和参数；用Multisim进展仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进展分析，得出实验结论；写出收获和体会。图〔2〕时钟信号产生电路图〔2〕主电路图 主电路图〔2〕
多谢振荡器介绍多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开场多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。图6.4.1 对称式多谐振荡器电路对称式多谐振荡器是一个正反应振荡电路[图6.4.1，]。和是两个反相器，和是两个耦合电容，和是两个反应电阻。只要恰当地选取反应电阻的阻值，就可以使反相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压和均为0。假设某种扰动使有微小的正跳变，那么经过一个正反应过程，迅速跳变为，迅速跳变为，迅速跳变为，迅速跳变为，电路进入第一个暂稳态。电容和开场充电。的充电电流方向与参考方向一样，正向增加； 的充电电流方向与参考方向相反，负向增加。随着的正向增加，从逐渐上升；随着的负向增加，从逐渐下降。因为经和两条支路充电而经一条支路充电，所以充电速度较快，上升到时还没有下降到。上升到使跳变为。理论上，向下跳变，也将向下跳变。考虑到输入端钳位二极管的影响，最多跳变到。下降到使跳变为，这又使从向上跳变，即变成
，电路进入第二个暂稳态。经一条支路反向充电〔实际上先放电再反向充电〕，逐渐下降。经和两条支路反向充电〔实际上先放电再反向充电〕，逐渐上升。的上升速度大于的下降速度。当上升到时，电路又进入第一个暂稳态。 此后，电路将在两个暂稳态之间循环。
非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。这个电路只有一个反应电阻和一个耦合电容。反应电阻使的静态工作点位于电压传输特性的转折区，就是说，静态时，的输入电平约等于，的输出电平也约等于。因为的输出就是的输入，所以静态时也被迫工作在电压传输特性的转折区。
图6.4.6 非对称是多环形振荡器[图6.4.10]不是正反应电路，而是一个具有延迟环节的负反应电路。图6.4.10 最简单的环形振荡器
图6.4.19 石英晶体多谐振荡器石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器[图6.4.19]。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为的矩形波。根据傅里叶分析理论，频率为的矩形波可以分解成无穷多个正弦波分量，正弦波分量的频率为〔〕，如果石英晶体的串联谐振频率为，那么只有频率为的正弦波分量可以通过石英晶体〔第个正弦波分量，〕，形成正反应，而其它正弦波分量无法通过石英晶体。频率为的正弦波分量被反相器转换成频率为矩形波。因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体本身的参数，所以对石英晶体以外的电路元件要求不高。
计数器的介绍在数字电路中，把记忆输人脉冲个数的 *** 作称为计数，计数器就是实现计数 *** 作的时序逻辑电路。计数 器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，从小型数字仪表到大型数字电子 计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成局部。计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法〔可逆 〕计数器。1．集成二进制计数器74LS16174LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。图1 74LSl61的逻辑电路图和引脚图
〔1〕异步清零功能当CR＝0时，不管其他输人端的状态如何〔包括时钟信号CP〕，4个触发器的输出全为零。〔2〕同步并行预置数功能在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。由于置数 *** 作必须有CP脉冲上升沿相配合，故称为同步置数。〔3〕保持功能在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变〔停顿计数〕 。〔4〕同步二进制计数功能当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开场，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。〔5〕进位输出C当计数控制端T＝1，且触发器全为1时，进位输出为1，否那么为零。假设输入计数器的CP脉冲频率为f，那么从Qo端输出脉冲频率为f/2，通常也称Qo端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP的4分频信号，Q4端输出信号是输人计数脉冲CP的16分频 信号。N进制计数器可实现n分频。〔6〕74LS161应用集成四位二进制同步计数器74LS161是功能较完善的计数器，用它可组成任意进制的计数器，组成方法有两种，一种叫反应归零法，也叫复位法，另一种叫置位发。本设计中所用的是第一种方法：复位法。
74LS161的时序图表1 74LS161的功能表
清零 预置 使能 时钟 预置数据输入 输出 工作模式
RD LD EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
01111 ×0111 × ×× ×0 ×× 011 ×↑××↑ × × × ×d3 d2 d1 d0× × × ×× × × ×× × × × 0 0 0 0d3 d2 d1 d0保 持保 持计 数 异步清零同步置数数据保持数据保持加法计数
表2 进制同步加法计数器的状态表数据选择器介绍74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0～D7 8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其逻辑图和引脚图分别如下所示：
￥
5
百度文库VIP限时优惠现在开通,立享6亿+VIP内容
立即获取
脉冲序列发生器设计
摘 要
脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的开展，对多路脉冲序列信号检测要求越来越高。现代通信系统的开展方向是功能更强、体积更小、速度更快、功耗更低,大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。VHDL(VHSIC Hardware Description Language)是随着可编程逻辑器件的开展而开展起来的一种硬件描述语言。VH
1、首先要明白pwm的含义，pwm就是输出不同占空比的脉冲，2、普通51单片机io口输出pwm的话，可以用定时器去计时，比如要输出100hz的占空比50%的pwm。可以配置1ms的定时器中断，在中断中计数，一个中断就是1ms，100hz的脉冲，周期是10ms，50%的占空比，可以计数到5的时候把io口取反；程序如下
void
main()
{
tmod
=
0x01
th0
=
0xfc
tl0
=
0x18
//
晶振选择12mhz，配置定时器中断1ms
et0
=
1
tr0
=1；
ea=
1
while(1)
//程序停止在这里，，接下来就是去响应中断
}
void
timer0()
interrupt
1
{
static
unsigned
char
t
=
0
th0
=
0xfc
tl0
=
0x18
//重新装入初值；
t++
if(t
<5)
{
io
=
0
}
else
if(t
<
10)
{
io
=
1
}
else
{
t
=
0
}
}
上面的程耐悔序就是周期是10ms，占空比为50%的输出了，，，需大基要调节占空比的话，只要改变io口电平电话的时间就可以了；
3、多个io口
输出不同占空比的pwm；
原理是和1个的是一样的，
多用几个时间变量去计时，判断就可以了。
4、上面说的是普通的51单片机，现在有很多增强型昌仿正单片机，内部有pwm模块，可以直接使用，赋值一个周期值，比如30000到特定的寄存器里面；
然后改变第一次电平变化的时间和第二次电平变化的时间
就可以实现不同的占空比调节了。具体的可以参考下单片机的数据手册都会有例程说明的，。如果是使用内部pwm模块的话，需要选择含有多路pwm功能的单片机来满足设计要求了。
william23521说的，你不太理解是吗？那散皮我说详细点，你的问题跟我当年的毕业设计的一部分是相同的。
用一种计数器清梁芯片（74开头的），具体型号你可以自己选折，它能数出某一路信号高低跳变了几次，然后根据这个脉冲次数输出一个对应的二进制数，你再用一块74xx138之类的译码芯片将之前的二进制数变成一路一路的信号，在经过一块74xx353之类的锁存器，能将电平状态保持住，直到下一次来新的控制脉冲。
如冲正差果被控制的路数比较多的话，可以多用几块138和353。
希望能帮到你。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）