DDS(AD9854)电路图以及PCB图

- 原理图：

鄙人习惯在原理图上将各种细节标注清楚~

- PCB ：

3D封装看着舒服~

- 芯片主并早要特点：

1.     高达300MHz的系统时钟；

2.     能输出一般调制信号，FSK，BPSK，PSK，CHIRP，AM等；

3.     100MHz时具有80dB的信蚂租噪比；

4.     内部有4到20的可编程时钟倍频器；

5.     两个48位频率控制字寄存器，能够实现很高的频率分辨率。

6.     两个14位相位偏置寄存器，提供初始相位设置。

7.     带有100MHz的8位并行数据传输口或10MHz的串行数据传输口。

- 使用心得和建议 （此处主要提一些经验,代码网上满天飞,就不多说）：

1.     十分、严重不建议在某宝上采购此芯片，被坑了太多太多次，假货实在太多，指标根本达不到！建议大家去正规代理网站购买，虽然价格贵点，但是性能确实稳定。

2.     与单片机通信这里几个限流排阻的值一定不能取太大，鄙人之前调试的时候就是取了1k，结果半天没调出来，最后把这里的值改为100R才搞定。

3.     此芯片发热非常严重，所以一定要做好散热工作，板子背后开窗接散热片！

4.     电源LDO如果用的1117，一定要购买正品，因为AD9854的工作峰值电流在某些时候会达到1A，也就是1117的最大电流值，如果是假货就可能做到这个值。（我是采用两片1117分别做模拟和数字部分的供电，不过感觉还是有点发热严重，大家也可以采用LM317，它可支持1.5A电流）

5.     关于时钟这里，官方图上用了这个单转差分的芯片将晶振信号转为差分然后给AD9854 ，这里很多新手对于差分的走线经验不够，可能会导致出来的信号反而不稳，再加上这个芯片假货也多(手动笑哭脸~)，因此这里建议大家可以不采用这个芯片，直接将晶振信号出来之后给AD9854，把晶振出来的信号线尽量走短一些就行。

6. 关于PCB布绝物雀局大家可以参考评估板的布局，其实最主要就是注意晶振的位置以及信号输出部分多注意一下就ok，其他问题不大的。

7. AD9854出来的信号在100Mhz以下还是比较稳定，上了100Mhz的波形就会多多少少出现失真、不稳的现象，这个和散热以及芯片的质量关系很大，尤其是芯片的质量，如果是假货芯片，可能七八十Mhz的时候就扛不住了！

- 其他好像也就没啥需要讲的了，总的说来这个芯片使用需要注意的地方也就这几个点；芯片性能还是强大，就是功耗太伤心了（手动狗头脸~）

这是原理图和PCB源文件，如果需要参考的朋友可以瞅瞅：

提取码: 21xe

正弦线性相位调制（PM）信号的表达式是在公式C中为载波角频率，是一种调制指标，ωωM是调制信号的角频率。

它的泵式可以表示如下：

其中T为采样时钟周期；

n是一个

β点整数；调制；

通过可见的公式，首先把正弦侧音信号的采样相位调制控制直接改变载波信号采样，然后通过查表相位信息转换为幅度信息，最后通过DAC转换可以输出正弦波的线性相位调制的信号，但必须满足采样时钟的载波信号和侧音信号保持严格一致，输出的是一个精确的线性相位调制信号。利用数字方法实现线性相位调制，有2种实现内外调制的方法。在调制，改变载波频率的中心频率控制字的调制信号（Δφ）值在控制序列的每个载波频率控制字的采样周期作用下只改变一次，然后改变频率控制字和控制字为中心频率，调制原理如图1显示。外部调制时，调制信号直接通过加法器改变载波采样信号的相位，对外调制的原理如图2所示。介绍了多正弦侧音的线性相位调制。正弦相位调制的线性相位调制（PM）信号和采样表达式如下：每一个符号的含义都与单音公式相同。从公式中可以看出，要完成多通道侧音信号的线性相位调制，只需产生多通道侧音信号，然后通过调制信号的添加和调整来改变载波信号的相位。

在这个方案中，中频频率为70兆赫，2正弦音频信号，使用ddsad9852产生载波相位，实现相位调制、查找表和DA变换，使用FPGA来产生正弦信号的相位调制，正弦查找表，定橡握高时控制和频率控制等。

三，对1.ad9852组合物和相位调制

AD9852原则的实现方法是通过高性能DDS芯片产生，主要由DDS核心、登记、DAC、比较器，我\\ \/ O接口电路。其内部工作频率可达300 MHz，150 MHz的最大输出频率，实现多种调制，如FM、AM、PM、FSK、PSK、问，和420倍的可编程时钟锁相倍频电路的同时，可以产生同时低频参考输出频率高，这也是非常灵活的控制接口，一个并行和串行接口的选择，高达100 MHz的率最高。

由于AD9852内部时钟频率高，而且通过AD9852接口速度限制，对内部调制时间不易控制AD9852。该方案采用外调制方式，具体实现是在一定的时序控制，侧音信号采样FPGA所产生的并行总线接口芯片直接进入14位相位转移登记，内部时钟同步的相位变化的波浪载荷作用下。

（1）载波信号生成

载波信号通过AD9852采用DDS原理产生，DDS的原理框图如图3所示。

频率控制字，ΔφFCLK的系统时钟，相位累加器，n位输出频率fout满足以下关系：

DDS由于DAC的采样和非线性的特点，DDS系统输出包含虚假信号干扰和杂散，这是DDS应用程序的一个缺点，但只要合理的DDS原理的几个参数的选择，可以减少假信号干扰和杂散，分布合理，容易干扰信号通过滤波器滤波。因为AD9852 n = 48，四= 70 MHz的固定，和Δφ和FCLK的皮颂系统时钟，所以实际是FCLK系统时钟选择，讨论的是FCLK的选择原则。

1）锯齿

因为DDS是一个采样系统，从而满足Nyquist采样定理对四小于0.5fclk，和nfclk + 4（n为整数）在干扰频率、干扰频率远离中心频率、频率干扰的幅度小，容易过滤。在实际应用中，输出频率不应超过时钟频率的40%，所梁尺以该方案使用一个280 MHz参考时钟产生

---