Stratix系列 型号EPXS
MAX系列 型号EPMX(X)表示第几代产品
现在用的大多是MAX7000系列,像MAX7000E和7000S就有两个GCLK输入端,从哪个输入都可以
CPLD的时钟输入应该使用时钟专用管脚,通过时钟专用管脚,时钟输入信号才能连接到全局时钟网络,这样时钟信号才能驱动所有模块触发器的时钟输入端。但这也不是绝得的,理论上讲从任何一个用户I/O都可以输入时钟但这会带来附加延时,导致输入频率上限降低且逻辑综合时比较耗资源。目前国内使用的主流FPGA和CPLD芯片,主要是Altera和Xilinx两家。要辨别他们,读出芯片上标称的型号即可,如果对器件熟悉的话,一看型号的前缀就能辨别,以Altera公司的片子为例:如果型号以EPM开头,就是CPLD,如果以EP2C8开头,那它就是CycloneII系列FPGA芯片的一种,等等。主要还是要多了解,多接触后就自然了解了。去官网查就行了,现在有Cyclone系列,Stratix系列,Arria系列,Max系列等,产品目录上有不同系列针对不同方向的介绍,价格也能在官网查,不过最高的有几十万美金一片的看个人需求了这是官网的产品目录书看中文的要去中文网站看
英文目录:>
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)