RS锁存器和RS触发器（个人理解）

RS锁存器和RS触发器（个人理解）

目录

一、RS锁存器二、RS触发器三、两者总结和区分

一、RS锁存器

RS锁存器，电平触发，随输入随时变化，可由 或非门组成 或 与非门组成。
这是数电教材上的或非门组成的RS锁存器

如图可见
输出是随输入随时变化的，和时钟无关
真值表

RSQ00Q11X011100

可以看到
（一）当R端可S端都为0时，它是保持上次输出不变的，这也是它的锁存特性（？）
（二）当R端和S端都为1时，就会让电路进入一个危险的状态，推导可知，此时输出 Q 和 Q非 均为0，但由于实际电路的延迟，S端和R端不可能同时变为0，就会出现不确定值，故R端和S端都为1时称为非法状态，设计电路时应避免这个状态
（三）当R端为0，S端为1，由电路图可知，Q始终为1，故称S端为置位端（置1端）
（四）当R端为1，S端为0，由电路图可知，Q始终为0，故称R端为复位端（置0端）
当然，从置位端和复位端的称谓来看，也不能让两者同时有效（同时为1），这也没有实际上的意义。

二、RS触发器

RS触发器，这里我讲的是电平触发的RS触发器（与非门）
这是书上的图
真值表

CLKRSQ0XXQ100Q10111100111X

由图表可知
（一）RS触发器高电平触发，当CLK为0时，输出不变
（二）当CLK为1，输入都为0时，输出不变，这是触发器的特性（？）
（三）当CLK为1，R端为0，S端为1时，Q端为1，S端为置位端
（四）当CLK为1，R端为1，S端为0时，Q端为0，Q端为复位端
（五）当CLK为1，输入都为1时，输出不稳定

三、两者总结和区分

实际上个人对两者实际上到底是怎么样的，也不是太清楚，不敢说绝对了
共性：
（一）都有存储数据的功能
（二）都由与非门 或 或非门 组成
（三）真值表除CLK外，实际上是一样的（可能是巧合，上述的RS锁存器由或非门组成，RS触发器由与非门组成）
（四）都是时序逻辑
差异：
（一）RS触发器电平敏感（加了一个CLK信号），RS锁存器随输入变化随时变化（根据真值表）
这是个人在收集RS触发器和RS锁存器相关资料时遇到的，因为看了很多博客发现不太对劲，参照了教材上的内容做出的一点总结。

有不对的地方请大佬指出来，万分感谢