关于Quartus编译的问题

你的 顶层文件为图形 ，那是这这个位顶层文件，3个VHDL看看软件里面有没有把这3个包含进去，你的是不是这个图形里面的symbol 连接到这3个VHDL，你点symbol进去是不是连到了VHDL文件里面

一眼看上去就很别扭，，，key作为复位为啥是输出？仔细一看真是这个问题

key应该作为输入 ，不定义为输入，作为未赋值的寄存器reg，默认值为0，也就是说你这个整个逻辑一直处于

sec_a<=0;

sec_b<=0;

min_a<=0;

min_b<=0;

hour_a<=0;

hour_b<=0;

的状态。综合时候把你的程序都优化没了。你直接在定义“reg key;” 的时候给个初值1应该就好了。

我用的110没有这个问题。你可能是第一次编译后更改过设置。或者是不是run过别人的TCL文件那样也可能更改了你的设置。在Assigments\Device\Device and pin options\configuration\configuration scheme 下面有你要选Active serial 模式这样才能生成pof文件。如果你选了PS模式只生成sof文件。

EPCS的事情也在Assigments\Device\Device and pin options\configuration下面如果你选的FPGA不是特别大的话，默认的设置是auto就是epcs4。

顺便问下这个你用的SP1是安装的整个110SP1 。还是装好110后单独安装的sp1包。有破解文件能给我一个么？我的邮箱living_stone_zhang@hotmailcom

以上就是关于关于Quartus编译的问题全部的内容，包括:关于Quartus编译的问题、我用QUARTUS编写了一个数字钟的程序 编译通过 但是 total logic elements却为0 请各位大侠帮忙解决一下 。、Quartus II 编译问题~~等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！