推进半导体技术发展的五大趋势

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒91兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用25D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限;非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快如何确保多个CPU核心访问共享缓存时的缓存一致性限制速度的瓶颈是什么 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

华为鲲鹏指的是华为海思在2019年1月初发布的一款兼容ARM指令集的服务器芯片鲲鹏920。鲲鹏920处理器兼容ARM架构，采用7nm工艺制造，可以支持32/48/64个内核。主频可达26GHz，支持8通道DDR4、PCIe 40和100G RoCE网络。
鲲鹏920处理器的整型测试性能超过930分，是鲲鹏916的三倍性能。内存通道数量提升到8通道，内存速率提升至2933MHz，带宽提升24倍。PCIe 30升级到PCIe 40，速率翻番， IO总带宽提升17倍。集成100G RoCE以太网卡功能bai，网络带宽提升10倍。
鲲鹏920处理器集成了CPU、南桥、网卡、SAS存储控制器等4颗芯片的功能，能够释放出服务器更多槽位，用于扩展更多加速部件功能，大幅提高系统的集成度。
鲲鹏和升腾的区别
鲲鹏和升腾的区别是：华为优化调整设计了其合作伙伴ARM授权提供的技术，在2019年1月7日发布了鲲鹏920以及基于鲲鹏920的泰山服务器、华为云服务。而升腾系列AI芯片采用了华为开创性的统一、可扩展的架构，即“达芬奇架构”，实现了从极致的低功耗到极致的大算力场景的全覆盖。
华为的鲲鹏芯片主要是应用在服务器领域，虽然在服务器领域国内起步比较晚，但是对于未知探究的精神是华为刻在骨子里的，所以说鲲鹏也代表了华为对服务器领域的一种追求和精神。
鲲鹏处理器，是由华为公司基于7nm工艺自主研发设计的，可支持64个内核，主频可达26GHz，集成有8通道DDR4以及100G RoCE以太网卡，对标的是英特尔以及AMD处理器。

安晟培半导体材料高新科技有限责任公司于此前发布了云原生网络服务器CPUAmpereAltraMax样照的标准数据测试。AmpereAltraMax是Ampere继上年三月公布的80核AltraCPU后将要发布的重磅消息新产品，核心总数做到业内领跑的128核，专为云原生架构打造出，展示出再创佳绩的特性和扩展性。

手机软件新闻媒体编号依然是云间时兴的工作中负荷，h264是现如今线上应用的最时兴的视频转码软件。编号新闻媒体是品质和货运量中间的均衡，一般运用环境变量、屏幕分辨率和视频码率的特殊组成对尽量多的精彩片段开展编号。

AmpereAltraMax不但核心数大幅度提高，还将其扩展性转换为超出50％的具体特性提高。Ampere维持着迅速的产品研发节奏感，并每一年产生开创性的特性提高。Ampere将发布的新品可以在当代的工作中负荷下成绩突出，并可以比别的CPU商品为客户产生高些的盈利。

Ampere运用工程项目高级主管NarenNayak表明大家服务承诺，将维持迅速且可预测分析的发布产品节奏感。云服务供应商也觉得它是维持可持续性、持续增长的前提条件。AmpereAltraMax是大家商品方案中的又一个重特大飞越，它有希望在几个月内资金投入生产制造。AmpereAltraMax专为横着拓展而设计方案，另外持续了大家核心相对密度领域领跑的一贯设计风格。凭着全世界第一款云原生CPU，Ampere着眼于营造集成电路工艺云计算技术和边缘计算的将来。

我国 科技 近几年的发速度很快，如今的手机行业也是有很多后起的新秀，我国国产的巨头兴起，连续三年的时间位居全球的第一位，已经可以超过华为了，如今有不少人认为让英特尔继续供应芯片是美国为了麻痹华为公司做出的让步，但是实际上美国的决策机制当中企业的游说占的比重是很大的，全球供应链都受到了美国新规的影响，尤其是9月15日之后。
华为近期面临的问题
华为现在所面临的问题是很严峻的，因为华为公司现在已经到达无芯可用的一个阶段了，虽然说华为现在已经具备开发高端手机芯片的能力，可是芯片制造方面华为是很薄弱的一个环节，我们 先来聊一聊大家熟悉的手机处理器npu，华为的自研人工智能芯片最开始是应用在手机芯片上面的，后来才被应用到了服务器和 汽车 自动驾驶系统等领域。

小米公司近期的新计划
雷军近日宣布了新的计划，10月18日，小米雷军再一次成为焦点人物，登上了ys，雷军表示，为了帮助中国提高智能制造，小米要坚持做一家技术型的公司，今年的计划就是投入超100亿元，死磕硬核的技术，而且小米智能制造已经初具规模，比如第一代智能工厂已经交付使用了半年的时间。

小米新计划的实施
目前已经成为手机工业领域领先的自动化生产线，小米100亿的开发投入的确不算是很多，相对于华为的千亿规模的开发投入来说，更是差距很大，从去年美国打压华为开始，小米手机业务就拿到了全球第二，而半导体软件，设备，材料是芯片的一个基础，美国的打压必将成为空谈，这三大领域将会是半导体国产化的核心发展的一个新方向。

中国芯片开发的计划
所以我们也看到了，比如在前段时间提出的五年芯片计划，不仅仅国产芯片小米等企业在大力发展自研，上海临港打造为全品类的芯片产业链。

而且已经确定了华为的目标，那就是在2025年内实现国芯70%以上的自给率，为此这才是打压华为以后，给全球半导体产业带来的最大作用。

个股行情
研究报告
TMT领域点评：本轮软件与半导体国产化已不同：产品型企业大量增加！
2022-08-04 刘洋/杨海燕/黄忠煌/骆思远 · 上海申银万国证券研究所有限公司
背景一是中美创新竞争方案。申万宏源策略在7 月发布《应对创新竞争法案——申万宏源策略政策研究专题报告》。《2022 年美国竞争法》更像美国科技产业未来的五年规划，是美国科技产业发展举国意识的体现，其中较为详细的阐述了其未来将投资发力的科技领域，同时对未来五年外交战略给出了较为详细的指引。最新的《美国创新竞争法案》由1 个拨款方案和4 个相互独立的法案构成，分别是《芯片和5G 紧急拨款方案》、《无尽前沿法案》
《2021 年战略竞争法案》《确保美国未来法案》以及《应对挑战法案》。
背景二是EDA/管理软件的重要行业事件。1）根据新智元、网易、中国半导体论坛，美国准备对用于设计半导体的特定类型EDA 软件实施新的出口限制。2） 根据亿邦动力网、网易等报道， Salesforce 中国区宣布解散， Salesforce 位于香港的办公室也被关闭。两者分别对应于国产科技的重要分支：EDA 工具和管理软件。
过去国产化的主要特色是政策红利，产品化程度不高。国产基础软硬件产品、政府领域推广、重要行业推广等，都是促进国内软件与半导体的重要政策。这在2014-2015、2019-2020 年引发资本市场热议。但项目类、同质类、集成类公司较多，难以市场化盈利。
本轮软件与半导体国产化的最大变化是：产品型企业明显增加，企业获得较高利润、较强生存能力的概率增加。1）以上述背景二对应的EDA 领域为例，华大九天、概伦电子、广立微的2021 年人均利润为21/12/38 万元。2）以近期拟登陆资本市场的海光信息、龙芯中科为例，2021 年人均利润均为29 万。3）人均利润超过10 万一般人产品型公司的分水岭，其超额的人均效率利于拓展渠道和研发，即可以市场化生存的概率大大增加。
计算得到重要领域国产化的空间、市场化程度和对应标的。1）对于半导体材料/半导体设备/EDA/服务器芯片/服务器/数据库/管理软件/办公软件/CAD+CAE，国内市场空间分别为700 亿/1300 亿/70+亿/400 亿/1600 亿/250 亿/400 亿/200 亿/200 亿元。2）其国产化率分别约为10%/10%/10%-15%/10%/90%/10%/50%/50%/10%-15%。
投资分析意见：本轮的最大变化是产品模式的公司增加了。1）对于EDA，主要为华大九天/概伦电子/广立微。2）对于半导体材料和设备，长川科技/芯源微/至纯科技/北方华创/中微公司/万业企业/和林微纳/立昂微/3）对于服务器，为中科曙光/浪潮信息等。4）对于服务器或工控芯片，为海光信息/中科龙芯等。5）对办公软件+CAD+CAE，为金山办公/广联达/中望软件等。6）对管理软件，为用友网络/金蝶国际/汉得信息等。
风险：2021 年行业收入趋于降速、薪酬趋于提高，2022 年内存在业绩波动风险。以上有较大的政策波动性、较高的P/E。
去App听语音播报打开APP
打开App看更多精彩内容
新浪首页
自选股
意见反馈

---