我有一个CPLD实验要做,给想个题目吧,不要太难,不要太没新意的

我已经设计完成一套CPLD实验电路板，含十个实验模块（液晶显示模块、LED矩阵模块、动态数码管模块、静态数码管模块、LED及键盘模块，PS2串口、A/D转换模块、RS232串口模块 等），可根据需要自行选择。可以同时使用ALTERA 的MAX系列EPM7128SLC84-15或FLEX系列EPF10K10LC84-4(兼容ATMEL的芯片）和Lattice的MACH4A5-64/32芯片。附带ALTERA 专用JTAG下载线和Lattice的Download cabe下载线（并口转JTAG）。

另赠送ALTERA公司QuartesII 41+永久无限制License，Nios301,DSP bulider，Lattice公司ispLever40+永久无限制License+ispVM system142(完整版）,MATLAB65完全破解版，ModelSim60SE+永久无限制license。附带每种芯片40套程序（均验证通过）+使用讲义。可技术转让，价格可电话联系 021-27881906 张先生

1、首先CPLD资源一般是都不够的。如果你要用CPLD先接收配置文件，然后再配置FPGA，你肯定要用到CPLD里的BlockRam。现在Altera的MAX系列都没有BlockRam，Lattice的MACHXO最大有512K的BlockRam，肯定不够。

而且，Slave Selectmap一般不是这么玩的，CPLD应该实现控制加载时序以及替代FPGA寻址FLASH，文件还是应该存在FLASH里的。

2、FPGA的加载口一般是LocalBus或者SPI，总之肯定用不到差分IO。因此，CPLD的IO配置成LVCMOS电平和FPGA一致，直连就行了。Datasheet一定有说。

以上就是关于我有一个CPLD实验要做,给想个题目吧,不要太难,不要太没新意的全部的内容，包括:我有一个CPLD实验要做,给想个题目吧,不要太难,不要太没新意的、CPLD利用从并SelectMAP模式加载FPGA、等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！