控制DS26334和DS26324的发送脉冲_技术

要：DS26334和DS26324线路接口单元(LIU)包含了对输出脉冲进行细小或重大调整的精确手段。本应用笔记介绍了如何通过工厂测试寄存器调整发送波形，来满足多种应用需求。

当需要增加网络保护元件，或者需要信号穿过连接器，或者有其他的PCB要求时，常常需要调整发送波形。

T1和E1发送波形的可编程区段通过DS26334和DS26324的内部寄存器，我们可以对发送脉冲的两个主要属性进行控制：幅度和定时。T1和E1发送脉冲被划分为多个区段，各个区段都可分别控制以提供满足要求的波形。图1显示了T1脉冲是如何分段的，以及控制每一区段的寄存器。图2是E1脉冲的类似信息。

T1和E1发送波形的幅度控制DS26334和DS26324发送脉冲的幅度可通过以下两种方法进行控制。

调整DAC增益
利用LITXLAE寄存器位DAC[3:0]，可同时对所有T1或者E1电平进行正向和负向调整。
局部波形电平调整
通过电平调整寄存器中的WLA[3:0]位，可以对波形的特定区段进行细调。电平调整的步长与所设的DAC增益成正比。如果DAC增益增加10%，步长也相应增加10%。

T1和E1发送波形定时控制DS26334和DS26324发送脉冲电平的定时受控于电平调整寄存器中的CEA[2:0]位。可以正向和负向调整每一边沿，增量为TCLK的1/32。

一般性建议调整DAC增益是控制发送脉冲幅度的最简单的方法，因为只修改一个寄存器便可以控制整个波形。在进行波形调整时首先调整DAC增益，然后再调整各个独立的电平调整寄存器(如果需要的话)以获得满足要求的波形，这样可以使总的调整量最少。

VDD影响DAC的最大输出。VDD电平较低时，可能达不到最大DAC增益设置。调整VDD也会影响线路驱动输出级的最大电压。

负数不使用带符号整数表示。最高位是符号位，低位代表幅度，与符号无关。例如，-3在WLA[3:0]寄存器中表示为1011b (bit 3为1代表负数，后面三个比特011是数值大小3)，而不是1101b (4比特带符号整数)。

图1. T1脉冲分段控制

T1脉冲分段控制

过冲(1)
寄存器LTXLAA WLA[4:0]
时钟沿(1CE)
寄存器LTXLAA CEA[2:0]
(1CE) = 从过冲至平台时钟沿
平台(2)
寄存器LTXLAB WLA[4:0]
时钟沿(2CE)
寄存器LTXLAB CEA[2:0]
(2CE) = 从平台至下降时钟沿
下冲(3)
寄存器LITXLAC WLA[4:0]
时钟沿(3CE)
寄存器LITXLAC CEA[2:0]
(3CE) = 下降沿至下冲(3)结束的时钟沿
下冲(4)
寄存器LITXLAD WLA[4:0]
时钟沿(4CE)
寄存器LITXLAD CEA[2:0]
(4CE) = 下冲(3)结束至下冲(4)结束的时钟沿
下冲(5)
寄存器LITXLAC WLA[4:0]

图2. E1脉冲分段控制

E1脉冲分段控制

过冲(1)
寄存器LTXLAA WLA[4:0]
时钟沿(1CE)
寄存器LTXLAA CEA[2:0]
(1CE) = 过冲至平台的时钟沿
平台(2)
寄存器LTXLAB WLA[4:0]
时钟沿(2CE)
寄存器LTXLAB CEA[2:0]
(2CE) = 平台至下降沿的时钟沿

注: 在E1模式中，没有使用寄存器LITXAC、LITXAD和LITXAE。

LIU测试寄存器说明寄存器名称：ADDP
寄存器说明：地址指针
寄存器地址：1Fh, 3Fh

Bit # 7 6 5 4 3 2 1 0 Name ADDP7 ADDP6 ADDP5 ADDP4 ADDP3 ADDP2 ADDP1 ADDP0 Default 0 0 0 0 0 0 0 0
Bit 7至0: 地址指针(ADDP)。该指针用于切换到主寄存器、第二寄存器、个体寄存器、BERT寄存器和所有测试寄存器的指向。(参见表1分区选择和表2 LIU测试分区寄存器。)

表1. 地址指针分区选择 ADDP @ 1Fh
ADDP7 to ADDP0 (Hex) LIU 1-8
Bank Name 00 Primary bank AA Secondary bank 01 Individual LIU bank 02 BERT bank 03 Reserved 04 LIU1 test bank 05 LIU2 test bank 06 LIU3 test bank 07 LIU4 test bank 08 LIU5 test bank 09 LIU6 test bank 0A LIU7 test bank 0B LIU8 test bank ADDP @ 3Fh
ADDP7 to ADDP0 (Hex) LIU 9-16
Bank Name 00 Primary bank AA Secondary bank 01 Individual LIU bank 02 BERT bank 03 Reserved 04 LIU9 test bank 05 LIU10 test bank 06 LIU11 test bank 07 LIU12 test bank 08 LIU13 test bank 09 LIU14 test bank 0A LIU15 test bank 0B LIU16 test bank
表2. LIU 1测试分区(各LIU相同) Addr Abbr DescripTIon 00 L1TXLAA LIU 1 Tx level adjust A (test register) 01 L1TXLAB LIU 1 Tx level adjust B (test register) 02 L1TXLAC LIU 1 Tx level adjust C (test register) 03 L1TXLAD LIU 1 Tx level adjust D (test register) 04 L1TXLAE LIU 1 Tx level adjust E (test register)
LIU测试寄存器文档详细说明每个LIU的这些寄存器在一个分区中。

寄存器名称：LTXLAA
寄存器说明：LIU Tx电平调整A (过冲电压)
寄存器地址：00H
读/写功能：R/W

Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0
Bit 7至3: 发送波形输出电平1调整(WLA[4:0])。在±360mV范围内调整默认幅度。

Bit 7 = 符号位("1"表示负)
Bit 6至3 = 数值(无符号)

LSB步长为24mV

Bit 2至0: 时钟沿调整(CEA[2:0])。在±3 32x-clks范围内移动默认时钟沿。

<2> = 符号位("1"表示负)
<1:0> = 移动时钟沿32x-clks的数量(无符号)

寄存器名称：LTXLAB
寄存器说明：LIU Tx电平调整B (平台电压)
寄存器地址：01H
读/写功能：R/W

Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0
Bit 7至3: 发送波形输出电平2调整(WLA[4:0])。在±360mV范围内调整默认幅度。

Bit 7 = 符号位("1"表示负)
Bit 6至3 = 数值(无符号)
LSB步长为24mV

Bit 2至0: 时钟沿调整(CEA[2:0])。在±3 32x-clks范围内移动默认时钟沿。

<2> = 符号位("1"表示负)
<1:0> =移动时钟沿32x-clks的数量(无符号)

寄存器名称：LITXLAC
寄存器说明：LIU Tx电平调整C (下冲电压#1)
寄存器地址：02H
读/写功能：R/W

Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0
Bit 7至3: 发送波形输出电平3调整(WLA[4:0])。在±360mV范围内调整默认幅度。

Bit 7 = 符号位("1"表示负)
Bit 6至3 = 数值(无符号)

LSB步长为24mV

Bit 2至0: 时钟沿调整(CEA[2:0])。在±3 32x-clks范围内移动默认时钟沿。

<2> = 符号位("1"表示负)
<1:0> = 移动时钟沿32x-clks的数量(无符号)

寄存器名称：LITXLAD
寄存器说明：LIU Tx电平调整D (下冲电压#2)
寄存器地址：03H
读/写功能：R/W

Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0
Bit 7至3: 发送波形输出电平4调整(WLA[4:0])。在±360mV范围内调整默认幅度。

Bit 7 = 符号位("1"为负)
Bit 6至3 = 数值大小(无符号)
LSB步长为24mV

Bit 2至0: 时钟沿调整(CEA[2:0])。在±3 32x-clks范围内移动默认时钟沿。

<2> = 符号位("1"表示负)
<1:0> = 移动时钟沿32x-clks的数量(无符号)

寄存器名称：LITXLAE
寄存器说明：LIU Tx电平调整E (下冲电压#3)
寄存器地址：04H
读/写功能：R/W

Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0
Bit 7至4: 输出波形电平5调整(WLA[3:0])。在±180mV范围内调整默认幅度。

Bit 7 = 符号位("1"表示负)
Bit 6至4 = 数值(无符号)

LSB步长为24mV

Bit 3至0: DAC增益调整(DAC[3:0])。
以下设置修改DAC增益。

0000 - 正常DAC增益(默认)
0001 - DAC增益+2.6%
0010 - DAC增益+5.3%
0011 - DAC增益+8%
0100 - DAC增益+11.1%
0101 - DAC增益+14.2%
0110 - DAC增益+17.7%
0111 - DAC增益+21.3%
1000 - DAC增益-2.2%
1001 - DAC增益-4.88%
1010 - DAC增益-7.11%
1011 - DAC增益-8.88%
1100 - DAC增益-11.11%
1101 - DAC增益-12%
1110 - DAC增益-15.1%
1111 - DAC增益-16.4%

T1和E1发送波形数据以下数据由DS26324DK获得，能够代表DS26334和DS26324的预期结果。提供这些数据是为了作为一个参考，帮助设计者了解如何利用电平调整寄存器控制T1和E1发送脉冲的幅度和定时，以及能够控制的范围。这些数据在室温以及3.3V VDD条件下获得。

图3. 正常工作时的T1.