DS33R11多芯片模组的BSDL测试

DS33R11多芯片模组的BSDL测试,第1张

要:本应用笔记介绍对于采用DS33R11 T1/E1/J1收发器的设计如何改变印刷电路板(PWB)的网表,从而使其符合联合测试行动组(JTAG)规范。因为DS33R11是个多芯片的模组,在一个封装中含有多个芯片的裸片,而用于板级JTAG测试的边界扫描描述语言(BSDL)无法定义这种情况,所以这些改动是必须的。本应用笔记包含有外部管脚映射表,内部芯片焊盘绑定表,以及设计者快速完成正确的JTAG边界扫描测试所需的连接信息。

介绍在电信系统的硬件制造中,一个最基本的任务就是检查系统中可能含有的任何生产缺陷。在众多的硬件测试方法中,最常用的方法之一就是采用联合测试行动组(JTAG)边界扫描方法。边界扫描测试方法在生产前会对硬件做一些微小改动,所以在生产后可以进行硬件验证。在设计过程中,所有支持JTAG的集成电路(IC)通过JTAG测试接口以菊花链的方式串联,而验证则由一个特殊的JTAG测试系统连接到测试接口上完成,JTAG测试系统利用印刷电路板(PWB)网表、边界扫描描述语言(BSDL)文件以及PWB连接测试向量对点到点的连接进行验证。

BSDL测试很简单。但是对于多芯片模组器件,比如内含T1/E1/J1收发器的反向复用以太网映射器DS33R11,因为它们在一个封装中含有多个芯片的裸片,所以没有办法在BSDL文件中正确描述这些器件,但通过对PWB网表进行细微改动并用两个BSDL文件来描述这个器件封装就可以克服这个缺点。

调整印刷电路板的网表在进行JTAG边界扫描测试之前,用来描述DS33R11封装外部连接的PWB网表部分必须分割调整为内部的DS33Z11裸片和DS2155裸片的连接。完成这步后,DS33R11封装的网表将由两个独立的参考编号来定义,这两个参考编号容许有两个不同的BDSL文件来分别表征DS33R11封装内部的DS33Z11和DS2155的连接。

表1、2和3以及图1可以帮助实现网表调整。表1所列为所有只与DS33Z11裸片相连的DS33R11的外部封装管脚,表2所列为只与DS2155裸片相连的DS33R11的外部封装管脚,表三所列为与DS33Z11和DS2155裸片都相连的DS33R11的外部封装管脚。为了方便查阅,图1将相同内容重新排列。

Cadence Concept软件设计的DS33R11工程评估板采用精简网表格式已经对PWB网表调整和JTAG边界扫描测试进行了验证。根据网表类型和设计者的能力,大约30到60分钟的时间可以完成这一过程。对网表文件的大部分编辑可以由文本编辑器完成,但是根据网表的类型,也可以通过Mircrosoft® Excel来编辑,Excel可根据列数据来调整行。完成编辑后,要着重注意一些细节问题,非规则数据比如头和尾信息必须得以保留,网表也必须以原有格式保存。

下面是完成这一过程的步骤列表:
  1. 用文本编辑器打开网表文件,将与DS33R11参考编号相连的网络节点归于同一组。比如,DS33R11工程评估板上DS33R11封装的参考编号为U01;
  2. 将第一步归组后的节点按照与DS33Z11相连、与DS2155相连以及与两者都相连分开。使用图1、图2和图3以及表1来完成此项工作;
  3. 将所有DS33Z11的节点参考编号从U01改为U01_D1 (代表U01参考编号的设备1),这一步假定DS33R11的参考编号为U01,如果参考编号不是U01,可以相应地更改U01_D1;
  4. 将所有DS2155的节点参考编号从U01改为U01_D2 (代表U01参考编号的设备2),这一步假定DS33R11的参考编号为U01,如果参考编号不是U01,可以相应地更改U01_D2;
  5. 复制22个共用节点,所以实际上每个共用节点都有两个,将它们分到上面两个组中;
  6. 将步骤5中分配到第一组的节点参考编号从U01改为U01_D1,这一步假定DS33R11的参考编号为U01,如果参考编号不是U01,可以相应地更改U01_D1;
  7. 将步骤5中分配到第二组的节点参考编号从U01改为U01_D2,这一步假定DS33R11的参考编号为U01,如果参考编号不是U01,可以相应地更改U01_D2;
  8. 保存新建立的网表。
新建立的PCB网表文件实际上含有DS33R11这个物理器件的两个实例,第一个实例描述与DS33Z11部分相关的管脚连接;第二个实例描述与DS2155部分相关的管脚连接。这个新网表与两个DS33R11的BSDL文件以及任意的相应测试向量都可以载入任何的JTAG测试软件。

虽然本文档中介绍的方法经过测试和验证可以正常工作,但是其它网表格式可能有一些未知的特性。如果在JTAG边界扫描测试过程中需要其它的帮助,请使用下面的联系方式寻求进一步帮助。

表1. 与DS33Z11相连的芯片管脚 Pin DescripTIon   Pin DescripTIon   Pin DescripTIon A7 JTCLK1   L17 VDD3   V13 SDA[5] A8 RST   L18 RXD[0]   V14 SDA[10] A11 CS   L19 RXD[1]   V15 SMASK[3] A15 VSS   L20 RXD[2]   V16 SMASK[2] A19 REF_CLK   M17 VDD3   V17 SDATA[29] A20 REF_CLKO   M18 RXD[3]   V18 SDATA[18] B7 JTD1   M19 RX_CRS/CRS_DV   V19 SDATA[20] B10 VDD1.8   M20 RX_CLK   V20 VSS B15 VDD1.8   N17 VDD3   W1 SDATA[15] B20 MODEC[1]   N18 COL_DET   W2 SDATA[0] C7 JTRST1   N19 VSS   W3 SDATA[14] C8 JTMS1   N20 VSS   W4 SDATA[9] C9 JTDI1   P2 RDEN/RBSYNC   W5 SDATA[5] C10 VSS   P17 VDD3   W6 SDATA[7] C12 VDD1.8   P18 VDD1.8   W7 SCAS C15 A9   P19 VDD1.8   W8 VSS C16 A8   P20 VSS   W9 SRAS C19 MDC   R17 VDD3   W10 SWE C20 MDIO   R18 VDD3   W11 SDA[11] D5 TDEN/TBSYNC   R19 VDD1.8   W12 SDA[1] D8 VSS   R20 VDD1.8   W13 SDA[6] D9 VSS   T17 VDD3   W14 SDA[0] D10 VSS   T18 VDD3   W15 SDA[3] D18 VSS   T19 SDATA[25]   W16 SDATA[31] D19 VSS   T20 SDATA[26]   W17 SDATA[30] D20 VDD3   U4 VSS   W18 VSS E2 TSERO   U5 VSS   W19 SDATA[28] E18 VSS   U6 VSS   W20 SDATA[23] E19 TXD[3]   U7 VSS   Y1 VSS E20 TXD[2]   U8 VSS   Y2 SDATA[2] F1 TCLKE   U9 VSS   Y3 SDATA[4] F2 RCLKI   U10 VSS   Y4 SDATA[1] F3 VDD1.8   U11 VSS   Y5 SDATA[3] F17 VDD3   U12 VSS   Y6 SMASK[0] F18 TXD[1]   U13 VSS   Y7 VSS F19 TXD[0]   U14 VSS   Y8 SDCLKO F20 TX_EN   U15 VSS   Y9 VDD1.8 G17 VDD3   U16 VSS   Y10 SDA[9] G18 VDD3   U17 VDD3   Y11 SBA[0] G19 RMIIMIIS   U18 VSS   Y12 SDA[7] G20 DCEDTES   U19 SDATA[22]   Y13 VDD1.8 H1 RSERI   U20 SDATA[24]   Y14 SDA[4] H17 VDD3   V1 SDATA[13]   Y15 SDA[2] H18 QOVF   V2 SDATA[11]   Y16 SDATA[16] H19 TX_CLK   V3 SDATA[12]   Y17 SDATA[17] H20 VSS   V4 SDATA[10]   Y18 SDATA[27] J17 VDD3   V5 SDATA[6]   Y19 SDATA[19] J18 VDD1.8   V6 SDATA[8]   Y20 SDATA[21] J19 VSS   V7 SMASK[1]       J20 VDD1.8   V8 SYSCLKI       K17 VDD3   V9 VDD1.8       K18 RX_ERR   V10 SDCS       K19 RX_DV   V11 SBA[1]       K20 VSS   V12 SDA[8]      
表2. 与DS2155相连的芯片管脚 Pin DescripTIon   Pin Description   Pin Description A1 RCHBLK   D13 DVDD   L2 RVSS A2 TCHBLK   D14 DVDD   L3 RSIG A3 RFSYNC   D15 DVDD   L4 RNEGI A4 TDATA   D16 DVDD   M1 RRING A5 TSSYNC   D17 DVDD   M2 RVSS A6 JTCLK2   E1 TPOSO   M3 RDCLKO B1 BPCLK   E3 TSERI   M4 RDCLKI B2 LIUC   E4 TSYSCLK   N1 RLOS/LTC B3 TPOSI   E17 DVDD   N2 RNEGO B4 TSIG   F4 RSYSCLK   N3 RPOSO B5 RCL   G1 TCHCLK   N4 DVSS B6 JTDI2   G2 RCHCLK   P1 TVSS B8 JTRST2   G3 RCLKO   P3 RSIGF B9 JTMS2   G4 RSYNC   P4 DVSS C1 TSYNC   H2 RSERO   R1 TTIP C2 TDCLKO   H3 RDATA   R2 TTIP C3 TNEGI   H4 MCLK   R3 TVSS C4 TSTRST   J1 RVSS   R4 DVSS C5 JTDO2   J2 RVSS   T1 TRING D1 TDCLKI   J3 RPOSI   T2 TRING D2 TCLKT   J4 XTALD   T3 TVSS D3 TNEGO   K1 RTIP   T4 DVSS D4 TESO   K2 RVSS   U1 TVDD D7 CST   K3 RVDD   U2 TVSS D11 DVDD   K4 8XCLK   U3 RMSYNC D12 DVDD   L1 RVDD      
表3. 与DS2155和DS33Z11都相关的芯片管脚 Pin Description A10 INT A12 D6 A13 D3 A14 D0 A16 A6 A17 A3 A18 A0 B11 RD/DS B12 D7 B13 D4 B14 D1 B16 A7 B17 A4 B18 A1 B19 MODEC[0] C11 WR/RW C13 D5 C14 D2 C17 A5 C18 A2
DS33R11多芯片模组的BSDL测试,图1. DS33R11 256球BGA 彩色引脚分布图,第2张
点击看大图(PDF)

欢迎分享,转载请注明来源:内存溢出

原文地址: https://outofmemory.cn/dianzi/2510301.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-05
下一篇 2022-08-05

发表评论

登录后才能评论

评论列表(0条)

保存