关于16nm UltraScale+ 器件的工具与文档分析和介绍

关于16nm UltraScale+ 器件的工具与文档分析和介绍,第1张

支持主流市场现在即可采用或者验证新一代器件,系统级性能功耗比将比28nm器件高2-5倍

赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布支持16nm UltraScale+?系列的工具及文档面向公众公开提供,其中包含Vivado? 设计套件HLx版、嵌入式软件开发工具、赛灵思Power EsTImator (功耗评估器),以及用于Zynq? UltraScale+ MPSoC及Kintex? UltraScale+器件的技术文档。设计开发者们现在就可以在自己特定的设计上,通过UltraScale+产品系列实现比28nm器件高出2-5倍的系统级性能功耗比。这项发布标志着针对16nm器件有了业界首款公开可用的工具,为更广大市场的采用提供了支持。 通过与Vivado设计套件的协同优化可以完全发挥UltraScale+产品系列的功耗性能比优势,以及SmartCORE?及LogiCORE? IP的完整目录。此次发布延续了赛灵思在UltraScale+产品上所创造的一系列里程碑。 其中包括2015年7月的首次投产与早期试用,2015年9月的首次出货。

赛灵思FPGA与SoC产品管理和营销资深总监Kirk Saban表示:“作为业界唯一公开提供16nm可编程器件工具与文件的供应商,赛灵思加速了主流市场采用最先进 SoC与FPGA的进程。现在,所有客户都能为其新一代应用马上验证UltraScale+产品系列卓越的系统级性能功耗比优势。

Vivado设计套件HLx版已可支持ZynqUltraScale+与KintexUltraScale+。赛灵思软件设计工具、赛灵思Power EsTImator与ZynqUltraScale+及KintexUltraScale+产品系列相关技术文档也已开放下载。欲了解更多相关资讯,请浏览赛灵思硬件开发者专区与赛灵思软件开发者专区。

Vivado? 设计套件HLx版为All Programmable SoC++、FPGA器件及打造可重用的平台提供全新超高生产效率的设计方法。所有HLx版本的设计套件均具备C/C++函式库、Vivado IP集成器(Vivado IPI)、LogicCORE? IP子系统等Vivado 高层次综合 (Vivado HLS)技术,以及完整的Vivado建置工具套件,让主流系统设计人员能够方便地使用生产力最高、最先进的C语言与IP设计流程。除此之外,当设计人员将全新的UltraFast? 高生产力设计方法指南与这些工具一起使用,可较传统的设计方法提升10至15倍的效率。

赛灵思16nmUltraScale+?系列FPGA、3D IC和MPSoC器件结合了全新记忆体、3D-on-3D和多重处理系统晶片(MPSoC)技术,实现了更高的性能和整合度,并包含SmartConnect互连最佳化技术。透过系统级最佳化,UltraScale+提供的价值远超过传统制程节点转换所能达到的水准——可比28nm器件提供高出2-5倍的系统级性能功耗比,并拥有更高效的系统集成度和智能化,以及最高安全性和保密性。

Vivado設計套件HLx版已可支持ZynqUltraScale+和KintexUltraScale+。赛灵思软件设计工具、赛灵思Power EsTImator和 Zynq UltraScale+及Kintex UltraScale+ 产品系列相关技术文档也已开放。如需了解更多相关信息, 请浏览赛灵思硬件开发者专区和赛灵思软件开发者专区。

赛灵思是All Programmable FPGA、SoC、MPSoC和3D IC的全球领先供应商,独特地实现了兼具软件定义和硬件最优化的各种应用,促进云技术、SDN/NFV、视频/视觉、工业物联网以及5G无线通信等产业的发展。如需了解更多信息,敬请访问赛灵思中文网站: 。

欢迎分享,转载请注明来源:内存溢出

原文地址: https://outofmemory.cn/dianzi/2564991.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-06
下一篇 2022-08-06

发表评论

登录后才能评论

评论列表(0条)

保存