什么是寄生晶体管

寄生晶体管就是指有寄生电容的晶体管。它属于半导体集成电路的一种，其中用得最普遍的是TTL与非门。它们会将若干个晶体管和电阻元件组成的电路系统集中制造在一块很小的硅片上，封装成一个独立的元件。寄生晶体管也是半导体三极管中应用最广泛的器件之一。

扩展资料

寄生损耗：

由于高频条件下，变换器中的各元器件都存在一定的寄生参数，这些参数相互作用，将引起一系列复杂的电路工作模态变化过程，使电路的运行速度变慢，改变频率的响应，这时产生的能量损耗被称为寄生损耗。

介绍：

能量由一种形式转换为另一种形式时，不可避免的会伴有能量的损失。衡量能量利用有效率的指标称之为能效。在提倡节能减排的现代社会，为了保证较高的生活品质，必须寻求能效提高之道。电能的应用在人类日常生活和工业生产等各个方面都不可或缺。

通过减少用电时间来减少电能消耗是一种行之有效的方案；电力电子学更关注的是如何减少功率损耗，即如何提升电子设备的内部效率或改进工艺流程，来达到提高能效的最终目的。

寄生的含义是指原本没有在电路的某个地方设计电阻、电容或电感，但由于一些电路元件本身的制造工艺和结构特性而形成的寄生电阻，以及布线结构之间存在的互容或互感，就好像是寄生在元件内部或者布线之间，所以叫寄生电阻、寄生电容或寄生电感。

随着频率的不断增高，电路中原来可以忽略的一些寄生参量开始作用。在高频变换器中广泛存在着一些寄生参数，由寄生参数造成的寄生损耗也越来越不容忽视。

寄生损耗使得电路很难达到理想的性能，阻碍电路的发展，因而减小寄生损失变得十分重要。

高频变换器中主要的寄生损耗及来源分析：

1、开关器件的寄生参数

目前广为采用的开关器件多为半导体器件，其寄生参数主要取决于器件本身的设计构造。二极管的寄生参数包括：等效寄生电阻，内部引线导致造成的寄生电感，在PN结附近形成的等效寄生电容。

典型的高频大功率开关器件IGBT，是由MOSFET和晶体管技术结合而成的复合型器件，结合了前者开关速度快、工作频率高、热稳定性好以及后者耐压高、耐流大等优点，在电机控制、高频开关电源，以及低速、低损耗的领域备受亲睐。

其寄生参数主要为

①源极、门极和漏极的极间电容；

②漏极电感、门极驱动等效电感以及源极电感；

③管脚引线电感；

④IGBT在漏极与源极之间的寄生PNP晶闸管。

2、高频变压器的寄生参数

高频变压器是隔离式电力电子变换器的核心环节之一，其寄生参数主要有高频变压器漏感和寄生电容，其中，漏感包括一次侧和二次侧的绕组间漏感；寄生电容则分为匝内和层间寄生电容。

3、电感、电容、电阻的寄生参数实际上，在高频情况下，电感、电容和电阻都等效于一个电容、一个电感和一个电阻的串连，各自都存在着等效的寄生电感或寄生电容或寄生电阻。电阻和电感的寄生参数均与其自身的材料有关，电容则主要受谐振频率的影响。

4、控制电路的PCB板电力电子变换器印刷板上的印制导线之间相互耦合而形成了电感和电容等寄生参数，实际应用中，可重点考虑电路中具有高电流变化率的回路和高电压变化率节点之间的连接线。

5、开关管与散热器间的寄生电容在开关管功率较大时，开关管一般都需要加上散热器，散热器与开关管之间存在寄生电容。

6、导线的寄生参数

随着频率的升高，导线将逐渐由电阻特性变换为电感特性。一般工作在音频范围以上的导线均表现出电感特性，导线可等效为一个可以辐射RF能量的天线。

参考资料来自：百度百科-寄生损耗

阻寄生二极管是尼二极管，用来防止反向击穿的 续流用 二极管又称晶体二极管,简称二极管(diode)它只往一个方向传送电流的电子零件。它是一种具有1个零件号接合的2个端子的器件，具有按照外加电压的方向，使电流流动或不流动的性质。晶体二极管为一个由p型半导体和n型半导体形成的p-n结，在其界面处两侧形成空间电荷层，并建有自建电场。当不存在外加电压时，由于p-n 结两边载流子浓度差引起的扩散电流和自建电场引起的漂移电流相等而处于电平衡状态。

可靠性，英文为Reliability，从字面意思很容易理解，我们一般说“可靠的”，是指“可信赖的”，可靠性即可靠的性质和程度，就是指产品在使用时用户是否可以信赖它，它可以正常、准确、稳定地发挥其功能和性能的能力和程度有多高。

集成电路被喻为电子产品的大脑和心脏、国家的工业粮食、现代信息社会的基石，可见其可靠性尤为重要。半导体集成电路由于其材料的特性和器件结构、生产工艺上的特点，存在一些特有的物理效应，并在一定的条件下发生作用，可能会改变集成电路内部的形态和参数，从而使产品失效。其主要失效原理有：电迁移效应、静电放电、过电损伤、热载流子效应、闩锁效应、介质击穿、α辐射软误差效应。另外在经过贮存、使用一段时间后，在各种环境因素（如温度、湿度、机械、射线）和工作应力（电流、电压、时间、频率）的作用下，某些电性能参数将逐渐发生变化，出现如温漂、时漂等失效，或者封装质量直接影响到半导体芯片的可靠性，比如管脚易焊性差或者锈蚀导致的接触不良。

集成电路的可靠性可以分为可靠性设计、可靠性测试，目前都已经积累了很丰富的经验和技术规范。对于目前应用最广的CMOS集成电路来说，由于CMOS器件的P管和N管与衬底之间存在多个PN结，而两个背靠背的P-N结就构成了一个双极型的晶体三极管，这些晶体管并非人们想要的，不希望它们介入正常功能所需的电路中，称之为寄生器件。但在芯片使用过程中，可能会产生条件，使这些寄生晶体管被触发导通，在电源和地之间形成一个低阻通路，产生大电流，导致电路无法工作，甚至烧毁电路。这就是CMOS电路固有的Latch-up效应（ 闩锁效应）。 可靠性测试则是在芯片生产后，在封装前后对集成电路本身和芯片整体进行测试，来检验其是否存在故障、失效概率有多大、可靠程度有多高，从而指导芯片应用和进行下一版设计优化。可靠性测试有很多种，有成熟的测试标准、测试方法和设备，下面选取列出部分业内常用的测试项和参考的标准。其中GJB是中国的军工标准，JESD是JEDEC固体技术协会（美国电子工业协会内辖的一个组织，后独立为固体电子行业的一个协会）发布的标准。例如闩锁测试可以按照JESD78D标准来进行，其中建立了一套定义闩锁特性和失效等级的测试方法，适用于NMOS、CMOS、双极电路以及这几种电路的组合。

---