半导体材料的应用及发展趋势

半导体材料(semiconductor material)是一类具有半导体性能(导电能力介于导体与绝缘体之间，电阻率约在1mΩ·cm～1GΩ·cm范围内)、可用来制作半导体器件和集成电路的电子材料。

一、半导体材料主要种类

半导体材料可按化学组成来分，再将结构与性能比较特殊的非晶态与液态半导体单独列为一类。按照这样分类方法可将半导体材料分为元素半导体、无机化合物半导体、有机化合物半导体和非晶态与液态半导体。

1、元素半导体：在元素周期表的ⅢA族至ⅦA族分布着11种具有半导性半导体材料的元素，下表的黑框中即这11种元素半导体,其中C表示金刚石。C、P、Se具有绝缘体与半导体两种形态B、Si、Ge、Te具有半导性Sn、As、Sb具有半导体与金属两种形态。P的熔点与沸点太低,Ⅰ的蒸汽压太高、容易分解，所以它们的实用价值不大。As、Sb、Sn的稳定态是金属，半导体是不稳定的形态。B、C、Te也因制备工艺上的困难和性能方面的局限性而尚未被利用。因此这11种元素半导体中只有Ge、Si、Se 3种元素已得到利用。Ge、Si仍是所有半导体材料中应用最广的两种材料。

（半导体材料）

2、无机化合物半导体：分二元系、三元系、四元系等。 二元系包括：①Ⅳ-Ⅳ族:SiC和Ge-Si合金都具有闪锌矿的结构。②Ⅲ-Ⅴ族:由周期表中Ⅲ族元素Al、Ga、In和V族元素P、As、Sb组成，典型的代表为GaAs。它们都具有闪锌矿结构,它们在应用方面仅次于Ge、Si,有很大的发展前途。③Ⅱ-Ⅵ族:Ⅱ族元素Zn、Cd、Hg和Ⅵ族元素S、Se、Te形成的化合物，是一些重要的光电材料。ZnS、CdTe、HgTe具有闪锌矿结构。④Ⅰ-Ⅶ族：Ⅰ族元素Cu、Ag、Au和 Ⅶ族元素Cl、Br、I形成的化合物，其中CuBr、CuI具有闪锌矿结构。⑤Ⅴ-Ⅵ族：Ⅴ族元素As、Sb、Bi和Ⅵ族元素 S、Se、Te形成的化合物具有的形式,如Bi2Te3、Bi2Se3、Bi2S3、As2Te3等是重要的温差电材料。⑥第四周期中的B族和过渡族元素Cu、 Zn、Sc、Ti、V、Cr、Mn、Fe、Co、Ni的氧化物,为主要的热敏电阻材料。⑦某些稀土族元素 Sc、Y、Sm、Eu、Yb、Tm与Ⅴ族元素N、As或Ⅵ族元素S、Se、Te形成的化合物。 除这些二元系化合物外还有它们与元素或它们之间的固溶体半导体，例如Si-AlP、Ge-GaAs、InAs-InSb、AlSb-GaSb、InAs-InP、GaAs-GaP等。研究这些固溶体可以在改善单一材料的某些性能或开辟新的应用范围方面起很大作用。

（半导体材料元素结构图）

半导体材料

三元系包括：族:这是由一个Ⅱ族和一个Ⅳ族原子去替代Ⅲ-Ⅴ族中两个Ⅲ族原子所构成的。例如ZnSiP2、ZnGeP2、ZnGeAs2、CdGeAs2、CdSnSe2等。族：这是由一个Ⅰ族和一个Ⅲ族原子去替代Ⅱ-Ⅵ族中两个Ⅱ族原子所构成的, 如 CuGaSe2、AgInTe2、 AgTlTe2、CuInSe2、CuAlS2等。：这是由一个Ⅰ族和一个Ⅴ族原子去替代族中两个Ⅲ族原子所组成,如Cu3AsSe4、Ag3AsTe4、Cu3SbS4、Ag3SbSe4等。此外，还有它的结构基本为闪锌矿的四元系(例如Cu2FeSnS4)和更复杂的无机化合物。

3、有机化合物半导体：已知的有机半导体有几十种，熟知的有萘、蒽、聚丙烯腈、酞菁和一些芳香族化合物等，它们作为半导体尚未得到应用。

4、非晶态与液态半导体：这类半导体与晶态半导体的最大区别是不具有严格周期性排列的晶体结构。

二、半导体材料实际运用

制备不同的半导体器件对半导体材料有不同的形态要求，包括单晶的切片、磨片、抛光片、薄膜等。半导体材料的不同形态要求对应不同的加工工艺。常用的半导体材料制备工艺有提纯、单晶的制备和薄膜外延生长。

半导体材料所有的半导体材料都需要对原料进行提纯，要求的纯度在6个“9”以上，最高达11个“9”以上。提纯的方法分两大类，一类是不改变材料的化学组成进行提纯，称为物理提纯另一类是把元素先变成化合物进行提纯，再将提纯后的化合物还原成元素，称为化学提纯。物理提纯的方法有真空蒸发、区域精制、拉晶提纯等，使用最多的是区域精制。化学提纯的主要方法有电解、络合、萃取、精馏等，使用最多的是精馏。由于每一种方法都有一定的局限性，因此常使用几种提纯方法相结合的工艺流程以获得合格的材料。

（半导体材料）

绝大多数半导体器件是在单晶片或以单晶片为衬底的外延片上作出的。成批量的半导体单晶都是用熔体生长法制成的。直拉法应用最广，80%的硅单晶、大部分锗单晶和锑化铟单晶是用此法生产的，其中硅单晶的最大直径已达300毫米。在熔体中通入磁场的直拉法称为磁控拉晶法，用此法已生产出高均匀性硅单晶。在坩埚熔体表面加入液体覆盖剂称液封直拉法，用此法拉制砷化镓、磷化镓、磷化铟等分解压较大的单晶。悬浮区熔法的熔体不与容器接触，用此法生长高纯硅单晶。水平区熔法用以生产锗单晶。水平定向结晶法主要用于制备砷化镓单晶，而垂直定向结晶法用于制备碲化镉、砷化镓。用各种方法生产的体单晶再经过晶体定向、滚磨、作参考面、切片、磨片、倒角、抛光、腐蚀、清洗、检测、封装等全部或部分工序以提供相应的晶片。

在单晶衬底上生长单晶薄膜称为外延。外延的方法有气相、液相、固相、分子束外延等。工业生产使用的主要是化学气相外延，其次是液相外延。金属有机化合物气相外延和分子束外延则用于制备量子阱及超晶格等微结构。非晶、微晶、多晶薄膜多在玻璃、陶瓷、金属等衬底上用不同类型的化学气相沉积、磁控溅射等方法制成。

三、半导体材料发展现状

相对于半导体设备市场，半导体材料市场长期处于配角的位置，但随着芯片出货量增长，材料市场将保持持续增长，并开始摆脱浮华的设备市场所带来的阴影。按销售收入计算，

半导体材料日本保持最大半导体材料市场的地位。然而台湾、ROW、韩国也开始崛起成为重要的市场，材料市场的崛起体现了器件制造业在这些地区的发展。晶圆制造材料市场和封装材料市场双双获得增长，未来增长将趋于缓和，但增长势头仍将保持。

（半导体材料）

美国半导体产业协会(SIA)预测，2008年半导体市场收入将接近2670亿美元，连续第五年实现增长。无独有偶，半导体材料市场也在相同时间内连续改写销售收入和出货量的记录。晶圆制造材料和封装材料均获得了增长，预计今年这两部分市场收入分别为268亿美元和199亿美元。

日本继续保持在半导体材料市场中的领先地位，消耗量占总市场的22%。2004年台湾地区超过了北美地区成为第二大半导体材料市场。北美地区落后于ROW(RestofWorld)和韩国排名第五。ROW包括新加坡、马来西亚、泰国等东南亚国家和地区。许多新的晶圆厂在这些地区投资建设，而且每个地区都具有比北美更坚实的封装基础。

芯片制造材料占半导体材料市场的60%，其中大部分来自硅晶圆。硅晶圆和光掩膜总和占晶圆制造材料的62%。2007年所有晶圆制造材料，除了湿化学试剂、光掩模和溅射靶，都获得了强劲增长，使晶圆制造材料市场总体增长16%。2008年晶圆制造材料市场增长相对平缓，增幅为7%。预计2009年和2010年，增幅分别为9%和6%。

半导体材料市场发生的最重大的变化之一是封装材料市场的崛起。1998年封装材料市场占半导体材料市场的33%，而2008年该份额预计可增至43%。这种变化是由于球栅阵列、芯片级封装和倒装芯片封装中越来越多地使用碾压基底和先进聚合材料。随着产品便携性和功能性对封装提出了更高的要求，预计这些材料将在未来几年内获得更为强劲的增长。此外，金价大幅上涨使引线键合部分在2007年获得36%的增长。

与晶圆制造材料相似，半导体封装材料在未来三年增速也将放缓，2009年和2010年增幅均为5%，分别达到209亿美元和220亿美元。除去金价因素，且碾压衬底不计入统计，实际增长率为2%至3%。

四、半导体材料战略地位

20世纪中叶，单晶硅和半导体晶体管的发明及其硅集成电路的研制成功，导致了电子工业革命20世纪70年代初石英光导纤维材料和GaAs激光器的发明，促进了光纤通信技术迅速发展并逐步形成了高新技术产业，使人类进入了信息时代。超晶格概念的提出及其半导体超晶格、量子阱材料的研制成功，彻底改变了光电器件的设计思想，使半导体器件的设计与制造从“杂质工程”发展到“能带工程”。纳米科学技术的发展和应用，将使人类能从原子、分子或纳米尺度水平上控制、 *** 纵和制造功能强大的新型器件与电路，深刻地影响着世界的政治、经济格局和军事对抗的形式，彻底改变人们的生活方式

土巴兔在线免费为大家提供“各家装修报价、1-4家本地装修公司、3套装修设计方案”，还有装修避坑攻略！点击此链接：【https://www.to8to.com/yezhu/zxbj-cszy.php?to8to_from=seo_zhidao_m_jiare&wb】，就能免费领取哦~

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

---