什么是EDA？

EDA在通信行业（电信）里的另一个解释是企业数据架构，EDA给出了一个企业级的数据架构的总体视图，并按照电信企业的特征，进行了框架和层级的划分。 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。

EDA（Electronic Design AUTOMATION）工程就是以计算机为工作平台，以EDA软件工具为开发环境，以可编程器件为实验载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。EDA工程广义的定义范围包括半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试故障诊断以及形式验证自动化。EDA工程的狭义的定义范围是电子设计自动化，不包含电子生产自动化。随着半导体工艺水平的不断提高，芯片中已经能够集成几百万门电路，一个完整的数字系统集成于一块芯片上（SYSTEM On a Chip-SOC）已成为可能，而经典的电子设计方法完成这样的设计已十分困难。随着电子技术、计算机硬件、软件的不断发展，计算机应用水平的不断提高，人们已能利用计算机进行电子系统辅助设计，大大提高了设计效率，减轻了设计人员的劳动，缩短了设计周期，提高了设计成功率，减少了设计缺陷。

EDA工具的出现，给电子系统设计带来了革命性的变化。随着INTEL公司Pentium处理器的推出，ALTERA、XILINX等公司几十万门乃至上百万门规模的FPGA的上市，以及大规模的芯片组和高速、高密度印刷电路板的应用，EDA工程在功能仿真、时序分析、集成电路自动测试、高速印刷电路板设计及 *** 作平台的扩展等方面都面临着新的巨大的挑战。这些问题实际上也是新一代EDA技术未来发展的趋势。

EDA工程的主要设计对象是超大规模专用集成电路，怎样对一片超大规模集成电路进行功能划分、行为描述、逻辑综合、时序分析、故障测试、形式验证是EDA工程解决的主要问题。EDA工具是一种以计算机为基本工作平台，利用计算机图形学、拓扑逻辑学、计算数学以及人工智能学等多种计算机应用学科的最渐成果而开发出来的一整套软件工具，是一种帮助电子设计工程师从事屯子元件产品和系统设计的综合工具。EDA工程的主要特征是:硬件工具采用工作站和高档微机，软件采用EDA工具，功能包括:原理图输入、硬件描述语言输入、波型输入、仿真设计、可测试设计、逻辑综合、形式验证、时序分析等各个方面。设计方法采用自顶向下的方法，设计工作从高层开始，使用标准化硬件描述语言(VHD或VerilogHD等)描述电路行为，自顶向下跨过各个层次，完成整个电子系统的设计。EDA工程另一特征是肿模块的设计和可重复利用。由于IP的重复利用，引发的IP模块可交流性。电子文件格式转换问题，不同EDA工具的相互兼容问题，都是EDA工程研究的范畴。EDA工程采用高级语言描述，具有系统级仿真和综合能力。它主要采用并行工程和"自顶向下"的设计方法，使开发者从一开始就要考虑到产品生成周期的诸多方面，包括质量、成本、开发时间及用户的需求等。然后从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用VHDL、VHDL、VerilogHDL等硬件描述语言对高层次的系统行为进行描述。在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。近几年，硬件描述语言等设计数据格式的逐步标准化，不同设计风格和应用的要求导致各具特色的邱A工具被集成在同一个工作站上，从而使EDA框架结构日趋标准化。集成设计环境日趋完善。

EDA工具的开发经历了两个大的阶段:物理工具阶段和逻辑工具阶段。物理工具用来完成设计中的实际物理问题，如芯片布局、印刷电路板布线等逻辑工具是基于网表、布尔逻辑、传输时序等概念。首先由原理图编辑器或硬件描述语言进行设计输入，然后利用EDA系统完成综合、仿真、优化等过程，最后生成物理工具可以接受的网表和VHDL、VerilogHDL的结构化描述。2．SOC设计存在的问题和面临的挑战

面向SOC的设计方法主要包括三个方面:基于单片集成系统的软硬件协同设计和验证技术、I核生成及复用技术、超深亚微米(UDSM)集成电路的设计理论和技术。基于单片集成系统的软硬件协同设计和验证理论是从一个给定的系统任务和行为需求描述着手，进行有效地系统任务和所需资源的分析，并对系统任务和行为需求进行划分和变换。按照一定法则和规定能自动生成符合系统功能和行为规范要求的硬件和软件架构，并能按照事先的约定进行符合验证。SOC的关键元素的IP核生成及复用技术主要是指构成所要求规格的硬核 (HardCore)、软核(SoftCore)和固核(Firm Core)生成理论和方法及复用技术两个方面。所谓设计复用包含设计文件复用技术和如何生成可被他人复用的设计文件。超深亚微米 (UDSM)集成电路的设计理论和技术是指集成电路设计规格(沟道、线宽等)进入0.1mm以下(即通常所说的纳米级设计)面临的挑战和所涉及的理论与方法等。

目前的SOC设计方法所涉及的理论基础基本上建立在等比例规则之上或在准等比例规则之上。当芯片设计进入纳米后出现许多新的物理现象，这是设计者事先估计不到的。除此以外，芯片复杂性带来的SOC可测性问题、信号完整性问题、内联功耗问题、芯片的天线效应和电磁效应问题以及有可能冲击许多已经存在的极限，如封装极限等，这都严重制约着SOC的深亚微米设计技术的发展。现今，工作站/台式计算机中的微处理器接到外界的热阻值 (等于在连接温度减去外界温度后除以芯片功耗)的允许极限在0.6-1°C/W范围内(相当于环境温度45°C时，连接温度约100°C)。ITRS推算预测鉴于成本限制，连接温度要从1999年的100°C降到85°C，即热阻值在未来三年要控制在0.25°C/W之内。这留给设计课题的空间就相当有限。因此必须变革设计方法，必须研究EDA存在的理论和方法。3.EDA海外发展

3．1 发展概述

2000至2003年间，高科技产业从总体上而言遇到了极大的挑战。如图1所示，整个的市场条件处于一片暗淡之中，全球半导体R&D的支出正在不断减少，由此也影响了整个相应的市场，EDA公司的研发支出也在缩小，2002年下降了2%。现今所面临的一个主要挑战是如何继续生存和繁荣，此时就更需要创新投资新技术：EDA必须适合变化的产业条件和结构而变化。客户-供应商之间的关系正发生本质性的变化。当半导体和系统公司合理分配它们在EDA技术中的投资时，伙伴关系就越来越重要了。鉴于此，半导体技术现在所需的投资规模是前所未有的，发生着根本的转变，同时也暴露出了现今设计方法和工具所存在的局限。因此无怪乎许多公司延迟了引入90纳米的技术节点。由于nonrecurring ENGINEERING (NRE)和掩膜成本的提高,拥有ASIC设计所有权的成本正在增加。各个设计公司避免设计初始，而选择用软件进行标准和定制设计。可以这样说，传统的以ASIC为中心的EDA市场正在逐渐消退，而需要重新考虑整个设计过程。系统级的设计理念正主导着将来电子系统新平台的定义。不过，到目前为止，这个趋势并不明显，不过这种趋势正不断显现。

现在对于EDA团体而言别无选择，只能寻求其它的应用领域。EDA的主要客户-半导体产业，正寻求其产品的另一个新的具有非常广泛影响应用领域，之前的主要应用领域为PC和移动电话。

电子学至今尚未渗透至引起人们极大兴趣的应用领域，这种想法得到了普遍的认同。这种具有潜在的应用聚焦于从社会利益考虑的信息技术研究的中心。如果我们认为这些应用理应主导将来的电子领域，那么EDA要做些什么来支持它们呢？一般来说，设计类型的选择应该有助于其各种形式的重复使用，如果NRE和掩膜成本按常数增长，那么相应的软件会比现在更易于使用。特别通讯协议也将在设计过程中扮演重要的角色。在设计方法的历史发展中，设计生产率的变化总是与在设计俘获中提高提取的水平相关，如图2所示为提取水平的变化趋势。将来，EDA必须以比今天更粗略的间隔尺寸的块来进行工作以提供所需的生产率的增长，现在必须将视线转到系统级设计之上。系统描述的神奇语言的出现，如SYSTEMC 和SYSTEM Verilog就是随着这种趋势而发展出现的。但是，它们在更高水平的提取过程中会在系统设计问题上出现不足，大多是由于它们本身缺少一种清晰、明确的合成语义学系统。

核心竞争上去了，而将分派工程和系统组件的任务给了其它公司。例如ERICSSON和Nokia正逐渐减少对于芯片设计的涉及。结果，半导体公司就必须为它们的战略客户提供更多的服务，于是一些工程的责任就转移了。同时，半导体公司正越来越依靠专业公司提供的知识产权，如提供处理器产权核心的ARM和提供库产权的Artist。一些制造公司也开始了转变，如IBM和TSMC。（

我们国家是有自己的EDA软件的，像：华大九天、国微集团、芯华章、广立微、概伦电子、芯和半导体都是国内EDA软件的制造企业。而且就算美国限制了EDA软件，也不可能引起全球芯片暴击。因为它只限制GAAFET 架构的半导体 EDA 软件，也就是针对3nm制程芯片的EDA软件使用。

下面我们来说说EDA的整个市场，它到底是什么样的？

1、EDA的三大巨头

首先，表面看来，EDA指的是芯片上的计算机辅助设计软件，它可以完成芯片的设计、仿真验证，逻辑综合，静态时序分析，版图分析，电路设计，前后仿真等等任务。但是，EDA却是综合了数学、物理、化学等基础科学，及电路、机械、计算、光学、信号处理等尖端技术为一体的软硬件综合产业，并且EDA本身工具链又非常长，光常用的核心工具至少超过10多个大类。

可以这么说，离开了EDA，芯片设计无所谈起。而Synopsys （ 新思科技 ）， Cadence （ 铿腾电子 ）， Siemens （ 西门子公司 ），这三家公司才可以垄断全球全流程的EDA软件。

为什么它们能垄断EDA软件？原因很简单，EDA软件本身是自带芯片设计仿真验证的，加上芯片届的科技成果高速发展，每家EDA软件的工艺库都需要实时更新的，甚至每周都会升级。

而你的EDA软件只有被人使用的越多，那么它的工艺库也就越全，数据越详实，最终完成的芯片设计图就越可靠，如此，形成良性循环！

因此，2020年，S、C、S这三家公司在全球EDA市场占有率超过77%，而在我们国内，由于缺乏真正能用的EDA，所以这三家EDA巨头的占有率更高，达到了约80%的比例。

二、国内EDA现状

我国的EDA行业起步虽早，由于种种原因，造成了目前国内EDA软件的技术研发优化和产品验证迭代缓慢。目前，我国EDA行业的技术水平与三大EDA巨头之间存在很大差距，自给率很低。

1、销售数据对比：

据统计，2020年，中国EDA市场规模约93.1 亿元，同比增长27.7%，但仅占全球市场份额的9.4%。其中74.4亿元都被S、C、S这三家EDA巨头获取，而国产公司仅获取18亿元。

目前，国内EDA软件制造企业，包括了华大九天、国微集团、芯华章、广立微、概伦电子、芯和半导体等。其中行业大哥华大九天，在我们国内EDA市场市占率约为6%，2021年营收5.79亿元，位于国内第一位。而同期Cadence营收为200.2亿元，差距巨大。

2、技术层面差距明显：

国产EDA与世界先进公司差距巨大。目前，华大九天EDA只在两个较低端的方面能实现全流程工具，一个是模拟电路设计，另一个则是平板显示电路设计。而在数字电路设计、晶圆制造方面，华大九天EDA还不能实现全流程覆盖。

在全流程的模拟电路设计EDA 工具中，华大九天EDA的仿真工具能支持到5nm量产工艺制程，实际模拟电路设计EDA，可以支持到28nm工艺制程。

综上所述，EDA软件由于其要求水平太高，加上工具链特别长、需要不断更新工具库等等一系列的原因，我们自己的EDA软件虽然有，但是市场占有率不高。但正是有华大九天等等一批国内EDA高科技企业的支撑，我们才设计出我们自己的芯片。

---