xilinx spartan6,MCB读写DDR2 问题求教。。。。

对于MCB的user interface的控制来讲，往DDR2中写数据时，要将当前的期望数据写到对应知瞎粗的地址中那么就要先将数据写到DATA FIFO中（在这之前DATA FIFO必须为空），搭镇再往CMD FIFO中写命令字才能将当前的数据写神运入预期的地址（当然此时要保证本通道的的CMD FIFO 里面没有别的写命令字还没执行，否则数据将有可能写到别的地址中去），而读 *** 作则是反过来的，先往CMD FIFO中写命令字，等到对应的DATA FIFO为非空的时候读取这样才能有效的保证 *** 作的准确性，不知道解释的够不够清楚，不过实际仿真一遍，看看结果波形时序关系就可以明白了

这个是XILINX工具自带的例化程序，也就是说只有它自己罩宽可以识别，不同的厂家的工具是不一样胡吵的，FPGA还没有做到所有厂家的一致性。如果你不物做亮用里面的RAM，自己写的话，就得自己写一个模块，注意读写状态就好了！

---