OrCAD Capture CIS 原理图设计（二）

1、元件的更新和替换

      点击左侧工程栏中的Design Cache--选择元件--右击

      注：可以利用replace Cache更新元件的footprint属性（将替换属性更改为 replace schematic            part properties）(update 不可用)

2、元件的拖动

   1）选中元件--鼠标左键拖动（电气关系也一起拖动）

    2）选中元件--按alt+鼠标左键拖动（电气关系不会拖动）

    注：拖动元件使得两个元件引脚是否相连：菜单栏options--preferences--miscellaneous--wire            drag(选择是否允许即可)

3、元件的镜像翻转

      选中元件--菜单栏edit--mirror--H/V

4、元件的复制  

      注：可以利用Ctrl+鼠标左键拖动对元件进行复制

5、给一个元件添加封装

      1）在原理图中双击元件--对footprint属性进行修改（默认属性框是横排，在最左侧的属性框右击--选择Privot更改为竖排）--点击apply确认修改

     2）在元件库中打开相应元件--菜单栏option--package properties--修改footprint属性--在原理图工程栏中找到design Cache中的相应元件--右键--replace Cache--action参数为replace schematic

6、对多个元件添加封装

     1）在原理图中选中多个元件--右击选择edit properties--更改为横排排列--点击footprint栏--右键edit--修改footprint的值--apply确认修改

     2）在工程栏中选中相应的原理图文件--右键edit object properties--使用CTRL选中要修改元件的footprint属性框--右击edit--修改footprint的值--apply确认修改    

     注：选中footprint的属性框时--右键delete property--扇出相应元件的封装

7、查看元件的封装

      1）在工程栏中选中相应的原理图文件--右键edit object properties--查看相应原理图中元件的封装情况

      2）选中工程文件-右键右键edit object properties--查看整个工程中元件的封装情况

8、生成网表文件 

     1）检查工程的逻辑功能是否正确、电器连接是否正确

     2）选中工程文件--菜单tool--annotates(删除原有标号reset to ？--再重新标号               unconditional update)

     3）选中工程文件--菜单tool--DRC检查

      4）选中工程文件--菜单tool--netlist

9、如何生成元件清单

      1) 选中工程文件--菜单report--bom文件--standard(可以导出为excel文件)

      2)  选中工程文件--菜单tool--bom文件

10、如何将原理图打印出图

      1）选中工程文件--file--print

11、打印时如何隐藏原理图右下角中的title

       选中原理图-右键--schematic page properties--grid reference（需要对每一个要打印的文件进行设置）

选中画好边框的单元格，打开格式工具栏上的边框工具，选择“无边框”即可。即左上角的那个虚线田字。也可以格式－单元格－边框，单击“预置”里的“无”按钮。

扩展资料：

orcad打印出来pdf为啥没边框
1、首先看看这两条线的图层是否被锁，或者在“定义点”图层也是打不出来的。看看哪个图层已经打出来了，你用格式刷刷成那个图层即可。
2、再有就是该线的颜色是否太浅，太浅的颜色即使打出来也不容易被看出。
3、打印设置窗口的“打印比例”选择“按图纸空间缩放”；打印区域选“窗口”；打印比例“居中打印”。

有两种方式：

1、在项目中将各个模块原理图绘制在不同的“文件”下面，然后将“文件”生成block；然后再顶层设计中将各个block直接的信号互联；

2、单独画完每个block，将block生成olb的库文件，在总的设计总调用就好了。

去掉孔盘，只保留钻孔，这个是针对多层板正片内层的过孔或通孔焊盘而言的。
Allegro是Cadence推出的先进 PCB 设计布线工具。Allegro 提供了良好且交互的工作接口和强大完善的功能，和它前端产品Cadence、OrCAD、Capture的结合，为当前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案。
Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线时不违反 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。

---