process(state_clk,state_1_0,state_1_1)
此过程完全不会执行,代码是在ctrl_state为1时才执行(if ctrl_state='1' then),而敏感信号里却没有这信号,不是丢失,而是根本没有赋值动作
程序设计问题。
FPGA时序通过后,需要编写程序来控制FPGA的输入输出。程序设计可能存在问题,如逻辑错误、数据类型不匹配等,导致程序运行错误。
FPGA时序是指在FPGA芯片内部以及与外部器件之间,各种数据信号和时钟信号的传输时间和延迟时间等参数的规定和限制。
先准备下载线和FPGA测试板。
打开QuartusII软件。
把下载线插入电脑USB接口,按下左上角Hardware Setup按钮,显示下面界面。
这时通过按下拉按钮来选择USB-Blaster[USB-0],再按下右边的ADD Hardware来添加下载驱动,添加完下面白框里就有USB-Blaster项显示。
按下上面的Mode下拉按钮选择Active Serial Programming,再按下左边的ADD File按钮,显示下面界面。
选择要下载的pof后缀文件,按下右下角的打开按钮,下载文件被打开,显示界面如下,在Progrom/Configure下面打上勾。
8
把下载线的另一头接到FPGA测试板十芯下载插座上并通电。
9
按下左边的Start按钮就开始下载了,等到右上角Progress显示百分之百就算下载完成了。
以上就是关于FPGA编写程序综合后寄存器位丢失!~~~~~~~费解~~~~~,请高手指教~全部的内容,包括:FPGA编写程序综合后寄存器位丢失!~~~~~~~费解~~~~~,请高手指教~、fpga时序通过但程序出问题、如何将程序加载到FPGA等相关内容解答,如果想了解更多相关内容,可以关注我们,你们的支持是我们更新的动力!
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)