1、首先打开Quartus II 13软件,在菜单栏中单击“Tool”,在下拉列表中,选择“Options”,然后就进入下一个界面。
2、在“options”选项卡下,选择“EDA Tool Options”。
3、在右侧“ModelSim”栏添加路径,注意只需要添加到“\modelsim_ase”,在“ModelSim-Alt”栏,添加路径到“\win32aloem”,然后单击“OK”即可。
4、然后在菜单中“Tool”选项卡,选中“Run Simulation Tool”之后d出的“RTL simulation”工具。
5、点击仿真工具之后,就会出现仿真工具的界面,如下图所示就完成了。
简单地说先例化元件lpm_rom
再导入hex或mif文件进行初始化
网上有很多这方面的信息
不过最可靠的就是Altera网站了
在网站上搜索rom就可以找到相关资料
比如
http://www.altera.com/literature/ug/ug_memrom.pdf
http://www.altera.com/literature/ug/ug_lpm_rom.pdf
一个是时序约束,另一个就是逻辑锁定。时序约束是按照你的时序要求去布局布线。而逻辑锁定则是指设计者将某个模块或者某个网络指定在器件的某个位置。尽管有时序约束,但综合器也不能保证每次都能达到要求;而只有当逻辑锁定后,它能保证被锁定的模块在下一次综合不被改变。事出有因,之前加进来的一个SPI模块,一开始是正常的,后来陆续在设计中加了一些模块,综合后,居然发现SPI模块工作不正常,奇怪的是,在我备份的几个版本中,有几个正常,有几个又不正常,而在这个过程中SPI模块从未被修改过。我想一定是综合器在捣鬼,后来我在SPI正常的版本上查看chip
planner中spi的布局信息,然后将其逻辑锁定,再添加新的模块进来,结果发现,SPI果然没有受到影响。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)