嵌入1-Wire主机

摘要：本应用指南阐述如何将1-Wire主机(1WM)嵌入到用户ASIC设计之中。本文包含了采用Verilog语言如何创建1-Wire主机例程的摘要。本文提到的DS89C200只是一个理论上的微控制器。另外，假定读者已经具备了1-Wire主机DS1WM和1-Wire协议的一般知识。

引言 1-Wire主机DS1WM，称作1WM，创建它是为了便于实现主机CPU通过1-Wire总线与器件进行通信，而无须涉及位时序 *** 作。本应用指南阐述如何将1-Wire主机(1WM)嵌入到用户ASIC设计之中。本文提到的DS89C200只是一个理论上的微控制器，另外，假定读者已经具备了1-Wire主机DS1WM和Maxim的1-Wire协议的一般知识。如欲了解更详细信息，请参阅应用笔记937，"Book of iButton® Standards"和DS1WM数据资料。

结构 1WM排列象一个顶级的甲胄，连接四个子模块，构成一个完整的单元。在这个顶级的甲胄中并没有HDL代码。四个子模块分别是：one_wire_interface、one_wire_master 、clk_prescaler和one_wire_io。对于那些不需要时钟分频器的应用，如果提供外部1MHz时钟源作为clk_1us时钟信号，就可以省去预分频器模块(如DS1WM数据资料中的τ注释，输入时钟指定在0.8MHz至1.0MHz之间)。




图1. DQ驱动(one_wire_io)

程序库 Verilog源程序的编译无需外部库文件，而VHDL源程序则需要IEEE.std_logic_1164和work.std_arith库文件。

连接 下表列出了1-Wire主机正常工作需要连接的引线。
Pin OperaTIon DQ Open Drain Bi-direcTIonal 1-Wire Bus ConnecTIon DATA Bi-direcTIonal 8 Bit Data Bus ADDRESS 3 Bit Address Bus ADS-bar Address Strobe EN-bar Instance Enable RD-bar Read Data Strobe WR-bar Write Data Strobe INtr Interrupt Detection CLK System Clock MR Mater Reset
如果系统没有地址选通信号，/ADS可以接为低电平，使地址锁存器直通。/EN信号应由地址译码逻辑产生，在外部连接至1-Wire主机模块。如果1WM是数据总线上唯一的器件，则/EN可以接为低电平。连到CLK上的系统时钟频率必须在3.2MHz到128MHz之间。关于详细的连接 *** 作，请参考DS1WM数据资料。

例程 下面是如何采用Verilog语言创建1-Wire主机例程的一个实例。

module DS89C200 (...top level list...);

wire [7:0] DB;
wire [2:0] ADDR;
wire sysclk, read-bar,
     write-bar, master_reset,
     interrupt, addr_strobe;
wire DQ_OUT;

supply1 Tie1;
supply0 Tie0;

cpu xcpu(.CLK(sysclk),
         .DB(DB),
         .EXTRD-bar(read-bar),
         .EXTWR-bar(write-bar),
         .EXTADDR(ADDR),
         .RESET(master_reset),
         .EXTINTR(interrupt),
         .ADDR_ST(addr_strobe),
         ... other I/O signals ...);

onewiremaster xonewiremaster(
         .ADDRESS(ADDR),
         .ADS-bar(addr_strobe),
         .EN-bar(Tie0),
         .RD-bar(read-bar),
         .WR-bar(write-bar),
         .DATA(DB),
         .INTR(interrupt),
         .CLK(sysclk),
         .DQ(DQ_OUT),
         .MR(master_reset) );

... rest of design ...

xcpu产生的所有信号都满足1-Wire主机的时间要求。由于在数据总线上不存在其他可寻址逻辑，所以/EN就接为低电平。DQ_OUT信号直接连接至一个I/O引脚。

合成 该设计的合成非常简单明了。建议采用自下而上的方法分别编译各个子模块，然后有选择地在顶层进行编译。sysclk信号和clk_1us时钟信号必须考虑一定的时序要求，异步控制信号如/WR、/RD、/EN、/ADS和MR也需要满足一定的时序要求，clk_1us可能所需要的额外要求是不要在时钟信号上插入缓冲器。在大多数情况下需要采用某种时钟分配方案，如树型结构时钟。

资源包括：源代码、实例合成脚本以及Synopsys设计编译器一起使用的Makefile文件。为了调用这些资源，有必要创建一个.synopsys_dc.setup文件，以定义目标合成库文件。除此之外，还需要修改包含环境文件(名为"environment")，以指定器件所采用的目标库文件，从而指定输出驱动能力和输入负载。这些实例脚本是非常粗略的，而实际的脚本和约束文件将由工程师创建，以满足特定设计的时序要求。有必要提醒一下：1-Wire主机单元中的时序在设计上无法保证完全同步，这是因为DQ输出同步于CLK信号，而总线时序仅在CPU使用CLK时钟来产生/RD、/WR和/ADS信号时，才同步于CLK。关于这些信号的时序关系，请参见相关的指标说明。

本例设计是完全独立的，已经被成功编译为FPGA和ASIC的目标文件。当面向一个典型的ASIC目标库文件合成时，本设计使用大约110个触发器、3个锁存器和1492个逻辑门。