非陀螺寻北仪信号处理电路的设计与实现

非陀螺寻北仪信号处理电路的设计与实现,第1张

陀螺寻北仪信号处理电路的设计与实现

高精度寻北仪可以分为传统的陀螺仪寻北仪和非陀螺寻北仪两类。利用陀螺仪寻北的方法受陀螺仪本身的精度和成本的限制,很难做到高精度和低成本并存。而利用高精度的加速度计研制非陀螺寻北仪则可突破这一局限,并可实现高精度、自动化、快速化寻北,从而成为寻北仪研究的一个新的技术方向。许多参考文献对该寻北原理和信号处理的方法进行了大量的仿真研究,但对电路的具体实现进行研究的较少,本文是进行该寻北仪电路构成的设计。


1 非陀螺寻北原理
    非陀螺寻北的原理是将一只加速度计安装在恒速转台上,以转台边缘的某个切点为参考点(相对运动),其切向速度与地球自转角速度的北向分量形成复合运动产生哥氏加速度。通过转台动态调制,地球自转角速度的北向分量与该点上切向速度复合生成的哥氏加速度输出为一正弦信号,利用高精度的石英挠性加速度计检测出该正弦信号的峰值所对应的相位,即为地球上所在位置的正北方向,从而实现寻北。其基本原理如图1所示。

非陀螺寻北仪信号处理电路的设计与实现,第2张

    设转台的转速为Ω,加速度计测量轴IA垂直向上,距离转台轴的偏心距为ρ,ωN为地球速率的北向分量。
    加速度计实际输出为:
    a=f+FMcos(Ωt-ψ)+ω (1)
    式中:f=-g+a0,a0为加速度计的零偏,g为重力加速度;ω为输出噪声;FM=2ΩoωN,为最大Coriolis加速度;ψ为转台的初始方位角。
    上述信号的直流部分通过交流放大器可以滤掉。已知10和ωN为常值;另外,通过锁相回路将编码器电动机闭环,使Ω保持恒定,所以FM为常值。利用编码器的基准脉冲,对正弦信号进行同步检波,就能计算出初始方位角ψ。设:

非陀螺寻北仪信号处理电路的设计与实现,第3张

2 电路的设计与实现
2.1 电路的设计原理
    寻北系统选用了分辨率优于1×10-5的高精度石英挠性加速度计作为检测传感器,相应的信号处理整体思路框图如图2所示。为了实现对数据的实时处理,正交变换以及数字滤波电路采用了专用数字信号处理芯片来完成。


非陀螺寻北仪信号处理电路的设计与实现,第4张

2.2 电路的实现
2.2.1 高精度I/V变换
    所选用的石英挠性加速度计的输出为电流信号,其标度因数为1.3 mA/g。因此需利用I/V转换电路将被测的微弱电流信号转换为电压信号。I/V转换电路输出信号包含直流和交流两个部分,而只有交流信号是有用,还需进一步利用交流放大器进行电压放大,以隔离掉直流成分(即加速度计的零偏及重力加速度),放大交流信号。
2.2.2 带通滤波器的设计
    转台的转速为900 r/min,则加速度计实际输出的有用信号的频率为15 Hz。采样数据中除了有用信号外,还包含低于15 Hz的低频成分、整数倍频信号以及非整数倍频信号等较大的噪声,其次信号经过导电滑环、传输电缆以及运算处理电路,也会产生噪声信号。为了提高线路的信噪比,设计了高Q值的带通滤波器进行滤波。
    普通有源滤波器参数调整困难、稳定性较差,较难实现窄带宽的设计,不易获得高的Q值。这里采用MAX260集成有源滤波器来设计带通滤波器。
    MAX260是CMOS双二阶通用开关有源滤波器,不需外部元件就可构成各种带通、低通、高通、陷波和全通配置。可在程序控制下设置中心频率f0、品质因数Q和滤波器的工作方式。该芯片采用24引脚DIP或SO封装,有四种工作方式及各自的时钟输入和独立的f0和Q控制。按图3的方式连接,可以构成四阶有源滤波器。滤波器设计可通过计算机结合Maxim提供的设计软件实现对芯片的功能以及各项参数的设置。

2.2.3 A/D转换及正交化电路的设计
    图4是数字正交解调电路的一种基本模型,输入的模拟中频信号首先经过A/D变换,实现数字采样,其数据流分两路通过数字乘法器分别与本地数字振荡器(NCO)产生的cos分量和sin分量相乘,实现输入信号的正交变换。
    图5所示是一种运用于矢量信号分析仪的数字解调电路,其构成包括1片12 b输出的A/D转换芯片ADS809、1片数字混频器HSP45116和2片低频数字滤波器HSP43220以及DDS时钟电路和2片FPGA控制和芯片初始化电路。

非陀螺寻北仪信号处理电路的设计与实现,第5张

非陀螺寻北仪信号处理电路的设计与实现,第6张

    输入信号s(t)首先经过ADS809进行数字化。A/D采样后的数据流进入数字混频器HSP45116,在芯片内数据流分成两路分别与数字振荡器的输出相乘,实现正交变换。HSP45116是一款高性能的数字混频器,最高工作时钟频率为33 MHz,片内包含具有两路正交输出的数字控制振荡器(NCO)和一个16位高速乘法器/累加器。图6是HSP45116内部的简化原理框图。

非陀螺寻北仪信号处理电路的设计与实现,第7张

    可以看出,芯片功能分3个主要部分:相位/频率控制、sin/cos振荡器和乘法器/累加器(CMAC)。相位/频率控制由外部控制总线通过FPGA设置相位步进值实现NCO的频率控制,相位累加器为32 b。相位累加器取高20 b输出作为地址查找sin/cos表,于是NCO产生两路正交分量sin和cos。在电路中,为实现中频信号的正交解调,信号从Rin输入,Iin置为0。
    系统时钟采用DDS(直接数字合成)形成,可以实现时钟频率、相位以较小分辨率进行改变,因为在系统要求中提到I路和R路输出信号采样率与被测调制信号码元速率成整数倍关系,为了满足这一点,系统时钟同时提供给A/D变换器、HSP45116和HSP43220。另外,系统中还包括FPGA,主要用于对HSP45116和HSP43220的初始化和控制。
    经过HSP45116变换后输出的两路数字信号送入集成数字滤波器HSP43220进行数字滤波。HSP43220是一款具有线性相位特性的抽取数字滤波器(DDF),其主要应用特点是高速率数据输入、低速率输出。DDF采用两级串联滤波器结构实现,两级滤波器结合可获得16384的信号抽取能力。信号输出包括24 b信号数据流和DATA RDY信号线。根据系统要求,HSP43220在系统中的主要作用有三个方面:滤除数字正交混频产生的二次谐波分量;灵活和大范围的抽取因子设置解决输出基带信号采样率与码元速率的关联问题;优越的低通特性以及可编程通带频率设置。
    滤波后的数字信号送入FPGA,在码盘输出的第一个零位信号到来时,FPGA在码盘输出的脉冲倍频信号的控制线下不断读取输出数据,并累加,在码盘输出的第二个零位信号到来时,停止数据采集和累加运算,并给出数据好信号,从而实现积分运算。DSP通过I/O口读取到FPGA数据好信号后,读出FPGA数据寄存器中的数据,按式(4)计算出寻北仪零位的方位角。


3 结 语
    给出了非陀螺寻北仪详细的电路设计思路与具体实现过程。采用高性能的专用数字混频器HSP45116和集成数字滤波器HSP43220来实现非陀螺寻北仪中加速度计输出信号的正交运算和数字滤波,具有良好的信号混频和正交解算性能,既能克服模拟电路固有的误差和系统的不稳定等不足,又减轻DSP的运算负担,满足非陀螺寻北仪所要求的高精度和快速性要求,从而使得非陀螺寻北技术由理论研究转化为实用仪器装备成为了可能。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2435961.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-03
下一篇 2022-08-03

发表评论

登录后才能评论

评论列表(0条)

保存