JLink和JTAG接口详细及接线

JLink和JTAG接口详细及接线,第1张

  JTAG各类接口针脚定义、含义   一、引脚定义

  Test Clock Input (TCK) -----强制要求1

  TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的 *** 作提供了一个独立的、基本的时钟信号,TAP的所有 *** 作都是通过这个时钟信号来驱动的。

  Test Mode SelecTIon Input (TMS) -----强制要求2

  TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号,可以控制TAP在不同的状态间相互转换。

  Test Data Input (TDI) -----强制要求3

  TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。

  Test Data Output (TDO) -----强制要求4

  TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱动)。

  Test Reset Input (TRST) ----可选项1

  这个信号接口在IEEE 1149.1标准里是可选的,并不是强制要求的。TRST可以用来对TAPController进行复位(初始化)。因为通过TMS也可以对TAP Controll进行复位(初始化)。所以有四线JTAG与五线JTAG之分。

  (VTREF) -----强制要求5

  接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平(比如3.3V还是5.0V?)

  Return Test Clock ( RTCK) ----可选项2

  可选项,由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。

  System Reset ( nSRST)----可选项3

  可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况,为了防止误触发应在目标端加上适当的上拉电阻

  

  说明:

  1脚:通常连接到目标板的vdd,用来检测目标系统是否供电;检测原理上图中有简单的说明。

  2脚:原版的JLink这个引脚没有使用,不提供Vsupply输出,而很多改造版的JLink通过跳线选择从该引脚输出3.3V的电压给外边,我的就是这样的。

  JTAG interface signals

  The following table describes the signals on the JTAG interfaces:

  JLink和JTAG接口详细及接线,JLink和JTAG接口详细及接线,第2张

  ARM系统的JTAG接口的设计不当往往使硬件系统无法调试,所以在设计ARM系统前要先熟悉ARM系统的JTAG接口的定义和常见问题。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2609272.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-10
下一篇 2022-08-10

发表评论

登录后才能评论

评论列表(0条)

保存