Quartus II软件v13.1适用于客户对Altera Stratix V FPGA设计进行少量源代码改动

Altera公司 今天宣布发布Quartus II软件13.1版，通过大幅度优化算法以及增强并行处理，与前一版本相比，编译时间平均缩短了30%，最大达到70%，进一步扩展了在软件效能方面的业界领先优势。软件还包括最新的快速重新编译特性，适用于客户对Altera StraTIx V FPGA设计进行少量源代码改动的情形。采用快速重新编译特性，客户可以重新使用以前的编译结果，从而保持性能，不需要前端设计划分，进一步将编译时间缩短了50%。

软件和IP产品市场主任Alex Grbic评论说：“我们的Quartus II软件一直能够随每一代FPGA产品一起发展，这是源于我们一开始便设计好的优异成熟的软件体系结构。采用Quartus II最新版软件的新功能以及增强特性，我们高端FPGA的编译时间比竞争产品快2倍，性能提高了20%。”

这一最新版还增强了高级设计工具，扩展了Quartus II软件的领先优势，因此，客户提高了效能，受益于Altera器件前沿的功能。Quartus II软件13.1版增强了其Qsys系统集成工具、DSP Builder基于模型的设计环境，以及面向OpenCL的Altera SDK。

• Altera Qsys系统集成工具自动连接知识产权（IP）功能和子系统，从而显著节省了时间，减轻了FPGA设计工作量。使用Qsys，设计人员能够无缝集成多种业界标准接口，包括，Avalon、ARM AMBA AXI、APB和AHB接口，加速了系统开发。在Quartus II软件v13.1中，Qsys增强了系统可视化能力，支持同时查看Qsys系统的多个视图，进一步提高了效能。这样，通过在新外设中增加或者连接组件，更容易修改您的系统。

• 面向OpenCL的Altera SDK现在全面投产，是业界唯一通过一致性测试的FPGA OpenCL解决方案，符合Khronos集团定义的OpenCL规范。它提供了软件友好的编程环境，在Altera优选电路板合作伙伴计划电路板上使用FPGA，或者使用Altera Cyclone V SoC开发板时，支持在Altera SoC上设计高性能系统。

• Altera DSP Builder设计工具支持系统开发人员在其数字信号处理（DSP）设计中高效的实现高性能定点和浮点算法。为工程师在设计过程中提供更多的选择，更加灵活的设计，Altera DSP Builder高级模块库现在可以集成到MathWorks HDL Coder中。对快速傅里叶变换（FFT）处理的改进包括运行时长度可变FFT，以及10GHz极高数据速率的超采样FFT，以优异的性能和多种灵活的选择来实现这些通用DSP功能。

Quartus II软件13.1版包括Altera同类最佳的IP，延时降低了70%，资源利用率提高了50%以上，同时保持了客户的性能不变，也保持了最常用和性能最高的IP的吞吐量。这些IP内核包括10G、40G和100G以太网，以及25G至150G Interlaken。