FPGA与CPU有什么关系_FPGA与CPU的联系

CPU为冯诺依曼结构，串行地执行一系列指令；而FPGA可以实现并行 *** 作，就象在一个芯片中嵌入多个CPU，其性能会是单个CPU的十倍、百倍。一般来说，CPU可以实现的功能，都可以用硬件设计的方法由FPGA来实现。当然，极其复杂的算法用硬件实现会比较困难，资源消耗也很大，如果没有高性能要求，那用硬件实现就有点得不偿失了。对于一个复杂系统而言，进行合理的软、硬件划分，由CPU（或DSP）和硬件电路（如FPGA）合作完成系统功能是非常必要的，也是高效的。

目前，嵌入式系统设计中存在下述一些问题：IP复用；总体成本和占板面积；工艺；一味提高处理器时钟速率，会使功耗大幅增加及散热恶化，并增加设计人员解决这些问题的时间和系统成本；FPGA与CPU之间的信号传输时延较大。

不过，CPU+FPGA的SoC方案现已解决了IP复用问题，高集成度也降低了系统总体成本、占板面积和功耗。赛灵思和Altera除自身的接口技术外，都采用了ARM的AMBAAXI总线，使时延达到了ns级。今后，多核与硬件协处理器的大规模并行处理技术将大行其道。

还有，赛灵思和Altera除了利用ARM的生态系统，还都在努力扩大自己的合作伙伴范围，以吸引更多的设计人员。

Altera软件、嵌入式和DSP营销高级总监ChrisBalough表示：“生产商、用户和辅助支撑系统在产品上彼此之间会有影响时，就会出现平台效应。基本原理是，某一种产品或标准的应用越多，它在用户基础和辅助支撑系统中的价值就越高。结果，用户基础和辅助支撑系统就会在这种技术上加大投入，从而吸引更多的应用，产生一种自我增强的良性循环。SoCFPGA极有可能看到这种平台效应。随着SoCFPGA的不断发展，用户将非常愿意重新使用他们在多种系统中用过的FPGAIP和设计软件。”

在深圳ASDF大会上，众多客户展示了基于FPGASoC的最新应用，FPGA+CPU架构正在迅速被业界认可并采用。

在ASDF大会上，嵌入式处理营销资深总监ChrisBalough展示了Altera未来的路线图：高端产品将采用英特尔10nm制程；中端采用英特尔14nm制程；而低端产品Cedar将会针对量大的消费电子市场，仍然采用TSMC的工艺制程。“Cedar产品继续采用TSMC制程，我们会保持与TSMC的长久关系。”他说道。如下图

图：Altera未来的高中低端路线图，已涉及到采用英特尔的10nm工艺。

高端产品特征是单个Die中可以达到1000万个逻辑单元，这是基于英特尔的特殊工艺才能实现的，将来针对大数据云端的应用包括路由器等，具有超强的性能与低功耗特征。并且，Altera有信心可以实现大Die的高良率。

这个是基于cyclconeVSoC的精细颗粒异构计算DEMO——图形加速算法。SoC内有cyclcone与ARMCortexA9双核，通过FPGA+CPU可以实现任意的微调，Altera称之为精细颗粒异构计算，其中FPGA起到了显卡加速的作用：把CPU中原来要处理的函数放到FPGA中来跑，也就是把原来软件要做的事情，给FPGA来做，可以灵活地做微调，按照客户应用的需求调到功耗最低，速度最快。这样，客户可以自己做二次开发。这个DEMO的应用场景包括3D鼠标、手势控制等。它采用OpneCL工具，同时可以编译FPGA与CPU。