超越摩尔定律的“杀手锏” 3D封装如约而至

　　想知道在3D（2.5D）IC设计行业发生了什么大事件，参加每年在伯林盖姆举行的3D ASIP会议是最佳的场所。市调机构Yole在今年的会议上介绍了3D IC的最新进展。其他的介绍都是关于行业探索、功耗降低、TSV封装、装配过程中的平面性等话题。

　　在过去，这个会议上都是3D封装时代马上“真的很快”就要来临了的论调，但每次发布的3D封装设计，当我们对它进行拆解时，都会发现它并没有使用硅通孔（TSV）或任何真正的3D封装技术。每次都是“狼来了”，不过今年确实不同，这次3D封装真来了。

　　3D封装号称是超越摩尔定律瓶颈的最大“杀手锏”，但是对于大部分应用而言，3D封装和2.5D封装工艺仍然太昂贵了，但是可以利用这种工艺的优势并让消费者买单的一些高端应用正在进行这种新工艺的尝试。不要指望3D封装芯片会很快出现在你的手机上，但在路由器、服务器以及高端的东西上已经开始看到3D 封装芯片的身影。三星做的一项研究显示，相较于层叠封装设计（就像目前苹果的Ax系列处理器的设计），3D封装和2.5D封装工艺可以做到在封装尺寸下降、功耗下降的同时带宽可以大幅度增长。在这些高价位的设计中3D封装工艺的价值开始凸显。

　　业界现在也出现了一些非常高规格的3D封装器件。最早出现的是Xilinx公司的高端FPGA，但它的出货量非常低，价格也非常高，所以关于让3D封装工艺的价格真正降下来这件事，它并不能提供多少参考价值，而且事实上它也只是2.5D封装的产品，还不是真正的3D封装。三星发布了其DDR4 DRAM 3D DIMM模块。美光的混合存储立方体即将开始正式量产：这个存储器件在四个内存芯片上堆叠一个实现了所有控制逻辑的逻辑芯片。SK海力士和三星也宣布他们的3D封装内存产品正在进入大批量生产阶段。

　　AMD（ATI）发布了采用20nm工艺的3D堆叠高带宽内存（HBM），计划在明年第二季度开始供货。Nvidia也表示将在2016年引入3D封装工艺，英特尔曾表示他们已经掌握了这项技术，但还没有公布任何相关产品，可是别忘了他们是英特尔。在低端市场上，Matrox已经宣布下一代GPU模块将采用AMD的3D堆叠工艺。如果想上头条，就得追赶潮流。

　　也有一些其他的设计采用了3D封装工艺。它们的共同特征是定位高端市场，这样，尽管3D封装仍然昂贵，但它具有较高的性能/带宽比，有需求的高端市场可以承受这种成本。我不知道美光HMC的成本，但他们承认，比起购买相同数量的普通DRAM要大得多。但HMC性能是如此得高，所以如果你正在建设高端服务器或路由器，使用 HMC仍然是值得的。

　　近年来，SoC的最大推动力是移动设备，但移动设备对成本实在太敏感。高通曾经说过，内插器的成本太高了，而现在移动市场所有的增长都是来自低端市场，别指望3D封装会很快出现在移动应用中。

　　对于真正的大芯片，采用2.5D封装工艺可以节省更多。几年前我在一个3D封装工作间里观看eSlilicon在赛灵思的器件上运行成本模型，他们在4 个小芯片上做了一个2.5D封装的内插器，模型计算的结果是，与在一个不成熟的工艺上采用最大尺寸的模具相比，2.5D封装可以节省80%的成本。

　　所以，2015年是一个3D封装年，这次，3D封装如约而至。是的，虽然现在还只能在高端设备中看到它，但随着产品逐渐上量和它在产业链中的渗透，慢慢地，3D封装工艺会逐渐成熟并变得更加经济。目前似乎没有任何重大的技术问题（我们知道如何构建TSV，当然这个过程会变得更好更合理；我们知道如何装配和脱粘背衬材料，这样，当我们将模具变薄时会更加可控；不同的热膨胀造成的应力问题似乎也可以得到很好的管理）。所以，真正的大问题似乎是进行上量试产，并决定在哪个器件中使用它。

　　物联网是3D器件的目标市场。物联网不会采用16nm以下的工艺，它们需要在一个封装中集成成本低廉的传感器、射频、模拟和数字电路。显然3D封装可以做到这一点，明年应该还不会看到它的正式使用，但最终3D封装会在物联网市场得到应用并推广开来。

　　----------------------

　　如何轻松跨越4G产品设计的质量难题？LTE测试帮你忙！