IBM研发5纳米芯片全新制造工艺

IBM今日宣布，IBM与其研究联盟合作伙伴Global Foundries以及三星公司为新型的芯片制造了5纳米大小的晶体管。研究团队将硅纳米层进行水平堆叠，而非传统的硅半导体行业的垂直堆叠构架，这使得5纳米晶体管的工艺有了实现可能。这项技术有可能应用于自动驾驶、人工智能和5G网络。

研发可容纳200亿微小晶体管的7纳米芯片仅不到两年，IBM又宣布在晶圆制程取得重大进展，最新发布高性能、低功耗的5纳米制程芯片。

IBM与研究联盟伙伴GlobalFoundries及三星电子（Samsung Electronics）宣布在5纳米制程的重大进展，较目前市场主流的10纳米制程芯片取得相当大程度的改良。IBM预期新一代芯片可容纳逾300亿晶体管，以迎合未来包括人工智能（AI）、虚拟实境（VR）以及行动装置的需求。

不同于过去采用鳍式场效晶体管（FinFET）架构，IBM在新芯片中尝试使用名为nanosheet晶体管架构，透过因芯片设计而进行调整的技术辅助，大幅改良在FinFET架构下无法达到的高功率和高性能。

基于IBM nanocheet架构的5纳米制程芯片，性能要比10纳米芯片高出40%，且在相同性能表现下省电高达75%。

根据介绍，即便FinFET架构芯片也能够缩小至5纳米，但在该架构下更密集的晶体管并不会增强性能，因为过于接近的鳍无法提供更多电流。IBM指出，让nanosheet晶体管能够微调的关键是名为极紫外线（Extreme Ultraviolet；EUV）的技术，也是IBM两年前研发7纳米制程的关键技术。

据报导，目前GlobalFoundries不会在其7纳米FinFET制程上使用EUV技术，但会在该技术确定成熟后随时引进，很可能落在该公司启动5纳米制程时。另外，包括三星以及台积电据了解也已为此作好准备。

上述研究联盟表示，5纳米制程芯片将在不久未来正式上市。