74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路

74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第1张

  74LS373是一款常用的地址锁存器芯片,由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器,通常需要一块74LS373芯片。本文将介绍74LS373的工作原理,内容涵盖引脚图、内部结构、主要参数以及在单片机扩展系统中的典型应用电路

  一、74ls373引脚图及功能介绍

  74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第2张

  G为数据打入端:当G为“1”时, 锁存器输出状态(1Q~8Q)同输入状态(1D~8D);当G由“1”变“0”时,数据打入锁存器中。

  74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第3张

  二、74ls373工作原理

74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第4张

  (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);

  (2)。当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态。

  锁存端LE 由高变低时,输出端8 位信息被锁存,直到LE 端再次有效。 当三态门使能信号OE为低电平时,三态门导通,允许Q0~Q7输出,OE为高电平时,输出悬空。当74LS373用作地址锁存器时,应使OE为低电平,此时锁存使能端C为高电平时,输出Q0~Q7 状态与输入端D1~D7状态相同;当C发生负的跳变时,输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。 74ls373与单片机接口

 74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第5张

  1D~8D为8个输入端。1Q~8Q为8个输出端。

  G是数据锁存控制端;当G=1时,锁存器输出端同输入端;当G由“1”变为“0”时,数据输入锁存器中。

  OE为输出允许端;当OE=“0”时,三态门打开;当OE=“1”时,三态门关闭,输出呈高阻状态。

  在MCS-51单片机系统中,常采用74LS373作为地址锁存器使用,其连接方法如上图所示。其中输入端1D~8D接至单片机的P0口,输出端提供的是低8位地址,G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地,表示输出三态门一直打开。

  三、74ls373逻辑电路真值表

  1、74LS373逻辑图

 74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第6张

  2、74ls373真值表

  74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第7张

  L--低电平;

  H--高电平;

  X--不定态;

  Q0--建立稳态前Q的电平;

  G--输入端,与8031ALE连高电平:畅通无阻低电平:关门锁存。图中OE--使能端,接地。

  当G=“1”时,74LS373输出端1Q-8Q与输入端1D-8D相同;

  当G为下降沿时,将输入数据锁存。

  四、74ls373参数

  1、74LS373电气参数

  74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第8张

  2、74ls373推荐工作条件

 74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第9张

  五、74ls373应用电路   1、74LS373在单片机扩展系统中的典型应用电路

  当74LS373用作地址锁存器时,应使OE为低电平,此时锁存使能端G为高电平时,输出Q0-Q7的状态与输入端D1-D7状态相同;当G发生负的跳变时,输入端D0-D7 数据锁入Q0-Q7。51单片机的ALE信号可以直接与74LS373的G连接。在MCS-51单片机系统中,其连接方法如下图所示。其中输入端1D-8D接至单片机的P0口,输出端提供的是低8位地址,G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地,表示三态输出门一直导通,可以送出地址信号。

  74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第10张

  1D-8D为8个输入端。1Q-8Q为8个输出端。

  2、利用74LS373设计的抢答器电路图

  利用74LS373设计的抢答器电路它由一片8D锁存器74LS373。8只组别按键开关S1-S8,8组别抢答有效的状态显示发光二极管L1-L8,一个复位按键FW等组成。

  该8路竞赛抢答器,每组受控于一个抢答按键开关,高电平表示抢答有效。

  设置主持人控制键FW用于控制整个系统清0和抢答有效开始控制的启动。每按下一次复位键FW时,使8D锁存器的控制端G为高电平,若组别按键开关S1~S8中任何一个都没按下,即对应8D锁存器的输入端D均为低电平,则此时8个输出端均为低电平,对应的发光二极管均不点亮,表示抢答者正在准备抢答状态。按下复位键FW时,8D锁存器的控制端G为高电平,若组别按键开关S1-S8中存在一个或几个处于按下状态,即与之对应的8D锁存器的输入端D为高电平,此时与之对应的8D锁存器的输出端立即为高电平,对应的发光二极管被点亮,表示抢答者违规了。只有每按下一次复位键FW,并在复位键FW抬起后,抢答才是有效的。

  系统具有第一抢答信号鉴别和锁存功能。在主持人将系统复位并使抢答 有效开始后,第一抢答者按下抢答按钮。对应的输入引脚接高电位1,8D锁存器的对应输出端立即为高电平1。二极管VD1-VD8组成了或门电路。使三极管VT1基极得到高电位而饱和导通使锁存器的G为低电平,将8D锁存器的输入信号锁存在了输出端,输入端的信号变化将不在影响输出端。对应点亮的发光二极管指示出第一抢答者的组别。

  在显示有效的组别的同时,也可以同时采用蜂鸣器警示。

 74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,74ls373引脚图及功能_工作原理_逻辑电路真值表_参数及应用电路,第11张

  器件选择与电路制作

  8D锁存器选择74LS373,其引脚排列图如图2示。若选择其它型号的,要注意控制端电平的要求,及其它的使能端。8只组别按键开关S1-S8、复位按键FW可选择AN8系列车床控制用按钮。8组别抢答有效的状态显示用发光二极管L1~L8选用φ10的高亮LED;三极管VT1选择S9014,电阻R1-R8选择025W/5.1kΩ,R11~R18选择~25W/430Ω,R9和R10选择0.25W/5.1kΩ,R19选择0.25W,5,10Ω,二极管VDl~VD8选择IN4148。

  电路采用单5V电源供电,制作时可使用7805稳压集成电路获得。

  制作时,抢答按键、指示LED可通过接线端子从线路板上引出,方便于使用。

  组装焊接无误,即能保证可靠工作。

  设计特点

  8D锁存器74LS373的允许端G的控制信号不是周期固定的脉冲信号,而是将取自锁存器输出端的信号处理后得到的,保证电路结构最简洁、处理时间最快捷,同时减少了脉冲源存在可能带来的干扰,使电路性能更可靠。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2704267.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-16
下一篇 2022-08-16

发表评论

登录后才能评论

评论列表(0条)

保存