Xilinx FPGA收发器参考时钟设计要求

Xilinx FPGA收发器参考时钟设计要求,第1张

引言:晶振数字电路设计中非常重要的器件,时钟的相位噪声、频率稳定性等特性对产品性能影响很大。本文基于可编程晶振SI570,就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设计案例,供大家参考。通过本文,可以了解到:

Xilinx FPGA收发器参考时钟设计要点

可编程晶振SI570设计方法

1.Xilinx FPGA收发器参考时钟设计要求

1.1参考时钟接口要求

FPGA收发器GTX/GTH参考时钟接口提供两种连接方式:LVDS(如图1所示)和LVPECL(如图2所示)。我们在选择晶振时,至少要支持其中一种接口输出电平标准。图2所示的电阻值为一般推荐值,实际偏置电阻值需要参考晶振手册。图1和图2中交流AC耦合电容作用:1)阻断外部晶振和GTX/GTH收发器Quad专用时钟输入管脚之间的DC电流,降低功耗;2)AC耦合电容和参考时钟输入端接构成高通滤波器,衰减参考时钟偏移;3)保持耦合电容两侧共模电压独立,互不干扰。

Xilinx FPGA收发器参考时钟设计要求,52b97280-179b-11ed-ba43-dac502259ad0.jpg,第2张

图1、LVDS晶振和7系列FPGA收发器参考时钟输入接口

Xilinx FPGA收发器参考时钟设计要求,52cb156c-179b-11ed-ba43-dac502259ad0.jpg,第3张

图2、LVPECL晶振和7系列FPGA收发器参考时钟输入接口

1.2参考时钟电气特性要求

FPGA收发器参考时钟开关特性和DC特性要求分别如图3和图4所示。

Xilinx FPGA收发器参考时钟设计要求,52e740a2-179b-11ed-ba43-dac502259ad0.jpg,第4张

图3、FPGA收发器参考时钟开关特性要求

Xilinx FPGA收发器参考时钟设计要求,52f3c17e-179b-11ed-ba43-dac502259ad0.jpg,第5张

图4、FPGA收发器参考时钟DC特性要求

2.硬件电路设计

2.1晶振选型

按照章节1中FPGA收发器参考时钟要求,我们选择Silicon labs公司的si570系列可编程晶振,该晶振典型应用SONET/SDH、10G以太网通信、时钟恢复等场合。该晶振输出特性如图6所示。

Xilinx FPGA收发器参考时钟设计要求,530cce62-179b-11ed-ba43-dac502259ad0.jpg,第6张

图5、SI570晶振内部功能框图

Xilinx FPGA收发器参考时钟设计要求,531910dc-179b-11ed-ba43-dac502259ad0.jpg,第7张

图6、SI570晶振输出特性

2.2原理图设计

FPGA收发器参考时钟晶振SI570原理图设计如图7所示。

Xilinx FPGA收发器参考时钟设计要求,53292936-179b-11ed-ba43-dac502259ad0.jpg,第8张

图7、SI570原理图设计

3.SI570 FPGA软件配置及结果测试

3.1 SI570晶振配置方法

从图5中,可看到SI570控制接口采用I2C接口。我们在配置该晶振时要按照以下 *** 作步骤进行:

1.SI570根据家族类别,器件地址都不同,故首先需要去Silicon官网查找项目选型的晶振型号对应的器件地址。举例SI570晶振型号:570BAB000544DG,该型号参数如图8所示。在该图中,我们可以得到可编程晶振的重要参数,如器件的I2C地址(0x5D),出厂默认输出频率(156.25MHz),频率范围等等。

Xilinx FPGA收发器参考时钟设计要求,533634d2-179b-11ed-ba43-dac502259ad0.jpg,第9张

图8、SI570出厂参数信息

2.编写FPGA软件,读出晶振SI570内部出厂默认寄存器配置字。FPGA实例工程如图9所示。

Xilinx FPGA收发器参考时钟设计要求,534ac0fa-179b-11ed-ba43-dac502259ad0.jpg,第10张

图9、SI570测试例程工程

3.根据读出的SI570内部寄存器默认配置值,FPGA I2C总线读时序图如图10所示。

Xilinx FPGA收发器参考时钟设计要求,536821cc-179b-11ed-ba43-dac502259ad0.jpg,第11张

图10、FPGA I2C总线读时序图

4.利用Silicon官方Programmable Oscillator Calculator软件计算出要求出频率所需的配置寄存器值。如图11所示,本设计将SI570输出频率设置为50MHz。

Xilinx FPGA收发器参考时钟设计要求,53798b88-179b-11ed-ba43-dac502259ad0.jpg,第12张

图11、计算SI570配置寄存器流程步骤

5.写SI570寄存器配置值。FPGA I2C总线写时序图如图12所示。

Xilinx FPGA收发器参考时钟设计要求,538804a6-179b-11ed-ba43-dac502259ad0.jpg,第13张

图12、FPGA I2C总线写时序图

3.2 SI570配置结果测试

在图5SI570测试例程工程中,我们还加入了SI570输出频率测试代码,以通过FPGA在线逻辑分析仪测试SI570输出频率是否达到50MHz设计输出要求。测试结果如图13所示,可以看到晶振输出结果符合设计要求。

Xilinx FPGA收发器参考时钟设计要求,539796be-179b-11ed-ba43-dac502259ad0.jpg,第14张

图13、SI570输出频率测试结果

审核编辑:汤梓红

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2998230.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-09-26
下一篇 2022-09-26

发表评论

登录后才能评论

评论列表(0条)

保存