半导体中rdl的全称

半导体中rdl的全称是（ReDistribution Layer）重布线层。

RDL（ReDistribution Layer）重布线层作为晶圆级封装中的核心技术，起着XY平面电气延伸和互联的作用。

RDL是将原来设计的芯片线路接点位置(I/O pad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使芯片能适用于不同的封装形式。

晶圆（WAFER）：多指单晶硅圆片，由普通硅沙拉制提炼而成，是最常用的半导体材料。按其直径分为4英寸、5英寸、6英寸、8英寸、12英寸等规格，近来已经发展出16英寸甚至更大规格。晶圆越大，同一圆片上可生产同规格的IC就多，可有效降低IC成本。

半导体晶圆制造的基本原理，主要是将经过精密设计的电路，藉由光罩逐层（Layer by Layer）的转移至矽晶圆上，以制造出所需的IC产品。主要的加工步骤包括化学清洗（Chemical clean）、氧化∕薄膜沈积(Oxidation∕Metal deposition)、光罩投影(Photolithography)、蚀刻(Etching)、离子植入（Ion implant）、扩散(Diffuse)、光阻去除、检验与量测等[34]，总加工步骤随著历年曝光方式的改变及线路线宽的减少而与日遽增。以动态随机存取记忆体（DRAM）为例，制作过程非常困难且繁复，如将量测与检验等步骤纳入考量，总制程步骤已超过五百道以上。

晶圆制造的基本流程，是将矽晶圆投入制程中，经过化学清洗、氧化∕薄膜沈积等程序后，会於矽晶圆表面形成一层矽氧化膜，此薄膜经过上光阻液、并配合光罩於黄光区进行曝光、显影，就可将光罩上的电路图移转至矽晶圆上。经过特殊光线照射后的光阻液会产生变化，使得此部份的光阻液可利用化学药品或腐蚀性气体去除而露出矽氧化膜，此为蚀刻（Etching）过程。露出的矽氧化膜经离子植入制程，於晶圆表面植入硼、砷和磷等离子，以形成半导体电子元件。接下来以金属贱镀的方式，於晶圆表面贱镀能够导电的金属层，以连接电子元件，并以表面绝缘保护，就可完成其中一个层（Layer）的制造。如此一层一层的层叠架构，就可将电路图完全的移转至矽晶圆上，完成所制造的IC产品，不同功能的IC产品所需的层数也不相同，视其复杂度而定。以下便针对上述几个单元制作略述其制造、生产特性以及所使用的设备。

---