轻掺杂漏区(Lightly Doped Drain,LDD)结构,是MOSFET为了减弱漏区电场、以改进热电子退化效应所采取的一种结构(见图示)。即是在沟道中靠近漏极的附近设置一个低掺杂的漏区,让该低掺杂的漏区也承受部分电压,这种结构可防止热电子退化效应。实际上,现在这种结构已经成为了大规模集成电路中MOSFET的基本结构。
p-podyimp是什么意思在半导体中:imp是半导体工艺,imp全写是P-ESDIMP。
P-ESDIMP工艺流程是在有源区重掺杂之后增加一道P-ESDIMP,P-ESDIMP的目的是把中等浓度的硼(P型)通过离子注入的方式掺杂到NMOS漏端N+扩散区正下方与PW交界面,从而降低NMOS漏端与PW的击穿电压。
例如在一0.18μm的工艺中,可把原先约10V的接面击穿电压降低到约8V。当ESD现象发生在该NMOS器件的漏极时,漏端接触孔下面的PN结首先击穿,静电放电电流便会先由该PN结接面泄放掉,因此该NMOS器件漏极端的LDD结构不会因静电尖端放电的现象而被静电损伤,达到提高它的ESD保护能力。
利用P型的P-ESDIMP工艺技术制造的ESDNMOS仍可保留LDD结构,因此该ESDNMOS器件仍可使用较短沟道长度,它的SPICE参数跟传统的NMOS器件类似,除了击穿电压不同之外,不必另外抽取这种ESDNMOS器件的SPICE参数。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)