半导体是这两年国家重点发展的行业,到底什么是半导体?
生活中所有的物体按照导电性大致可分为三类:导体、半导体、绝缘体。
这个很好理解,物体要么导电,要么不导电,要么有一点点导电,正是这种半推半就、不清不楚的物质给物理学家不同的发挥空间。
太绝对的导电和不导电的物质没什么意思,而在不同情况下导电性发生变化的东西才是有意思的。
来张图直观看看物体的导电性:
按照导电性便分为:
绝缘体: 电导率很低,约介于20-18S/cm 10-8S/cm,如熔融石英及玻璃;
导 体 :电导率较高,介于104S/cm 106S/cm,如铝、银等金属。
半导体: 电导率则介于绝缘体及导体之间。
自然界中常见的元素半导体有硅、锗,据说锗基半导体比硅基半导体还要更早发现和应用,但是硅的天然优势就是便宜!自然界中常见的沙石就含有大量的硅元素,你说有多多!
即使自然界中硅砂很多,但硅砂中包含的杂质太多,缺陷也太多,不能直接拿来用,需要对它进行提炼。
怎么提炼?一个字——烧!
正如初中化学所学的,进行氧化还原反应。
①SiC + SiO2 Si(固体)+ SiO2(气体)+ CO(气体)
②Si(固体)+ 3HC SiHCl3(气体)+ H2(气体)
③SiHCl3(气体)+ H2(气体) Si(固体)+ 3HCl(气体)
经过三次高温化学反应后,我们得到了固体硅,但这时候的硅是多晶硅。
啥是多晶硅?
如同我们剥橘子的时候,里面有很多瓣橘子(多晶橘子),而且不同瓣的橘子味道不一样(晶体方向),我们要选味道最好的一瓣橘子,选出来让这瓣橘子单独长大!
怎么让一个小的单晶单独长大呢?
物理学家还是很聪明的,发明了一种长单晶的办法,叫柴可拉斯基法,可能方法就是以这名科学家名字命名的。
行业也有一种直观的称呼,叫提拉法!
因为在长单晶时就是把小的晶体往上拔!拔的时候速度有点慢,来看看这个装置:
图中的这个蓝色的圆棒就是单晶硅,在提拉的时候一边旋转一边往上拔,提拉法长出来的晶锭就是圆柱体了。
再将长好的晶锭采用机械刀片进行切割,切成一片一片的圆盘状,便成了晶圆。
有没有很眼熟?
晶圆就是这样被生产出来了。
虽然我们得到了晶圆,此时的单晶硅电化学性能还不行,不能直接用来做芯片,工程师们于是想办法改造单晶硅的电化学性能。
如何改造单晶硅呢?
先深入了解一下硅元素,在元素周期表中,硅排列在第14位,硅原子最外层有4个电子,分别与周围4个原子共用4对电子,这种共用电子对的结构称为 共价键 (covalent bonding)。每个电子对组成一个共价键。
这部分知识初中化学学过,来张图片直观看看:
左边这张图是单晶硅的晶体结构,为金刚石晶体结构。右边这张图是硅原子共用电子的情况,中间一个硅原子和四个硅兄弟共用电子。
突然有一天,有个物理学家想到一个问题,要是硅家不是和硅兄弟共用电子,把其他兄弟拉进群会怎样?
物理学家有一天把砷兄拉进了群,于是奇迹发生了:
砷兄弟最外层有5个电子,其中4个电子找到了硅家的对象,另外一个电子单着了,这个电子成了无业游民,到处流窜,由于电子带有电荷,于是改变了硅家的导电性。
此时的砷原子多提供了一个电子给硅家,因此砷原子被称为施主。
硅家的自由电子多了以后,带负电的载流子增加,硅变成n型半导体。
为啥叫N型?在英文里Negative代表负,取这个单词的第一个字母,就是N。
同样,物理学家想,既然可以拉电子多的砷元素进群,那么是否也可以拉电子少的硼原子进群?于是物理学家把硼原子拉进来试试。
由于硼原子最外层只有3个电子,比硅少一个,于是本来2对电子的共价键现在成了只有一对电子,多了一个空位,成了带正电的空穴(hole)。
此时的硅基半导体被称为p型半导体,同样P来自英文单词Positive(正极)的首字母,而硼原子则被称为受主。
正是在硅单晶中加入的原子不同,便形成了N型半导体和P型半导体。
当我们有了单晶硅,并且可以想办法将单晶硅表面氧化成二氧化硅。二氧化硅可作为许多器件结构的绝缘体,或在器件制作过程中作为扩散或离子注入的阻挡层。
如在 p‒n 结的制造过程中,二氧化硅薄膜可用来定义结的区域。
来张示意图看看,(a)显示无覆盖层的硅晶片,正准备进行氧化步骤,图(b)只显示被氧化晶片的上表层。
有了P型和N型半导体的理论知识,还可以玩点复杂的,对二氧化硅表面进行改造,改造成我们想要的图形,比如画只猫,画朵花等…
对晶圆表面进行改造的办法就是光刻!
光刻那不是要用到高端光刻机?听说这种设备很牛逼….不如先看看光刻的原理:
利用高速旋涂设备(spinner),在晶片表面旋涂一层对紫外(UV)光敏感的材料,称为光刻胶(photoresist)。将晶片从旋涂机拿下之后在80ºC 100ºC之间烘烤,以驱除光刻胶中的溶剂并硬化光刻胶,加强光刻胶与晶片的附着力。接下来使用UV光源,通过一有图案的掩模版对晶片进行曝光。然后,使用缓冲氢氟酸作酸刻蚀液来移除没有被光刻胶保护的二氧化硅表面。最后,使用化学溶剂或等离子体氧化系统剥离(stripped)光刻胶。
看看示意图:
文字说的有点复杂,直观理解有点像刻印章,先在石头上用颜料涂个模型,然后按照模型的尺寸进行雕刻,基本是这个道理。
印章有阳刻和阴刻的区别,晶圆也是这样,根据光刻胶的选取不同,也能实现阳刻和阴刻,人们选用的光刻胶称为正胶和负胶。
光刻后的硅表面暴露于外界中,此时物理学家在这个硅表面通过不同方法加入其它元素,称为离子注入。
因为注入B或者As离子以后,这些离子加入到硅家以后改变了硅家的传统,硅的电化学性能发生了改变,此时的半导体叫做非本征(extrinsic)半导体。
而由P型半导体和N型半导体接触形成的结称为p-n结!
我们在掺杂完成以后,需要想办法将这个半导体的性能引出,于是将这个半导体表面金属化,欧姆接触(ohmic contact)和连线(interconnect)在接着的金属化步骤完成,金属薄膜可以用PVD或CVD来形成。
随着金属化的完成, p‒n 结就可以工作了!
简单的半导体知识就介绍这么多吧!
.1 半导体物理基础 本章从半导体器件的工作机理出发,简单介绍半导体物理基础知识,包括本征半导体,杂质半导体,PN结分别讨论晶体二极管的特性和典型应用电路,双极型晶体管和场效应管的结构,工作机理,特性和应用电路,重点是掌握器件的特性. 媒质导体:对电信号有良好的导通性,如绝大多数金属,电解液,以及电离气体.绝缘体:对电信号起阻断作用,如玻璃和橡胶,其电阻率介于108 ~ 1020 ·m. 半导体:导电能力介于导体和绝缘体之间,如硅 (Si) ,锗 (Ge) 和砷化镓 (GaAs) .半导体的导电能力随温度,光照和掺杂等因素发生显著变化,这些特点使它们成为制作半导体元器件的重要材料.4.1.1 本征半导体 纯净的硅和锗单晶体称为本征半导体.硅和锗的原子最外层轨道上都有四个电子,称为价电子,每个价电子带一个单位的负电荷.因为整个原子呈电中性,而其物理化学性质很大程度上取决于最外层的价电子,所以研究中硅和锗原子可以用简化模型代表 .每个原子最外层轨道上的四个价电子为相邻原子核所共有,形成共价键.共价键中的价电子是不能导电的束缚电子. 价电子可以获得足够大的能量,挣脱共价键的束缚,游离出去,成为自由电子,并在共价键处留下带有一个单位的正电荷的空穴.这个过程称为本征激发.本征激发产生成对的自由电子和空穴,所以本征半导体中自由电子和空穴的数量相等.价电子的反向递补运动等价为空穴在半导体中自由移动.因此,在本征激发的作用下,本征半导体中出现了带负电的自由电子和带正电的空穴,二者都可以参与导电,统称为载流子. 自由电子和空穴在自由移动过程中相遇时,自由电子填入空穴,释放出能量,从而消失一对载流子,这个过程称为复合, 平衡状态时,载流子的浓度不再变化.分别用ni和pi表示自由电子和空穴的浓度 (cm-3) ,理论上 其中 T 为绝对温度 (K) EG0 为T = 0 K时的禁带宽度,硅原子为1.21 eV,锗为0.78 eVk = 8.63 10- 5 eV / K为玻尔兹曼常数A0为常数,硅材料为3.87 1016 cm- 3 K- 3 / 2,锗为1.76 1016 cm- 3 K- 3 / 2. 4.1.2 N 型半导体和 P 型半导体 本征激发产生的自由电子和空穴的数量相对很少,这说明本征半导体的导电能力很弱.我们可以人工少量掺杂某些元素的原子,从而显著提高半导体的导电能力,这样获得的半导体称为杂质半导体.根据掺杂元素的不同,杂质半导体分为 N 型半导体和 P 型半导体. 一,N 型半导体在本征半导体中掺入五价原子,即构成 N 型半导体.N 型半导体中每掺杂一个杂质元素的原子,就提供一个自由电子,从而大量增加了自由电子的浓度一一施主电离多数载流子一一自由电子少数载流子一一空穴但半导体仍保持电中性 热平衡时,杂质半导体中多子浓度和少子浓度的乘积恒等于本征半导体中载流子浓度 ni 的平方,所以空穴的浓度 pn为因为 ni 容易受到温度的影响发生显著变化,所以 pn 也随环境的改变明显变化. 自由电子浓度杂质浓度二,P 型半导体在本征半导体中掺入三价原子,即构成 P 型半导体.P 型半导体中每掺杂一个杂质元素的原子,就提供一个空穴,从而大量增加了空穴的浓度一一受主电离多数载流子一一空穴少数载流子一一自由电子但半导体仍保持电中性而自由电子的浓度 np 为环境温度也明显影响 np 的取值. 空穴浓度掺杂浓庹4.1.3 漂移电流和扩散电流 半导体中载流子进行定向运动,就会形成半导体中的电流.半导体电流半导体电流漂移电流:在电场的作用下,自由电子会逆着电场方向漂移,而空穴则顺着电场方向漂移,这样产生的电流称为漂移电流,该电流的大小主要取决于载流子的浓度,迁移率和电场强度.扩散电流:半导体中载流子浓度不均匀分布时,载流子会从高浓度区向低浓度区扩散,从而形成扩散电流,该电流的大小正比于载流子的浓度差即浓度梯度的大小.4.2 PN 结 通过掺杂工艺,把本征半导体的一边做成 P 型半导体,另一边做成 N 型半导体,则 P 型半导体和 N 型半导体的交接面处会形成一个有特殊物理性质的薄层,称为 PN 结. 4.2.1 PN 结的形成 多子扩散空间电荷区,内建电场和内建电位差的产生 少子漂移动态平衡空间电荷区又称为耗尽区或势垒区.在掺杂浓度不对称的 PN 结中,耗尽区在重掺杂一边延伸较小,而在轻掺杂一边延伸较大.4.2.2 PN 结的单向导电特性 一,正向偏置的 PN 结正向偏置耗尽区变窄扩散运动加强,漂移运动减弱正向电流二,反向偏置的 PN 结反向偏置耗尽区变宽扩散运动减弱,漂移运动加强反向电流PN 结的单向导电特性:PN 结只需要较小的正向电压,就可以使耗尽区变得很薄,从而产生较大的正向电流,而且正向电流随正向电压的微小变化会发生明显改变.而在反偏时,少子只能提供很小的漂移电流,并且基本上不随反向电压而变化.4.2.3 PN 结的击穿特性 当 PN 结上的反向电压足够大时,其中的反向电流会急剧增大,这种现象称为 PN 结的击穿. 雪崩击穿:反偏的 PN 结中,耗尽区中少子在漂移运动中被电场作功,动能增大.当少子的动能足以使其在与价电子碰撞时发生碰撞电离,把价电子击出共价键,产生一对自由电子和空穴,连锁碰撞使得耗尽区内的载流子数量剧增,引起反向电流急剧增大.雪崩击穿出现在轻掺杂的 PN 结中.齐纳击穿:在重掺杂的 PN 结中,耗尽区较窄,所以反向电压在其中产生较强的电场.电场强到能直接将价电子拉出共价键,发生场致激发,产生大量的自由电子和空穴,使得反向电流急剧增大,这种击穿称为齐纳击穿.PN 结击穿时,只要限制反向电流不要过大,就可以保护 PN 结不受损坏.PN 结击穿4.2.4 PN 结的电容特性 PN 结能够存贮电荷,而且电荷的变化与外加电压的变化有关,这说明 PN 结具有电容效应. 一,势垒电容 CT0为 u = 0 时的 CT,与 PN 结的结构和掺杂浓度等因素有关UB为内建电位差n 为变容指数,取值一般在 1 / 3 ~ 6 之间.当反向电压 u 绝对值增大时,CT 将减小. 二,扩散电容 PN 结的结电容为势垒电容和扩散电容之和,即 Cj = CT + CD.CT 和 CD 都随外加电压的变化而改变,所以都是非线性电容.当 PN 结正偏时,CD 远大于 CT ,即 Cj CD 反偏的 PN 结中,CT 远大于 CD,则 Cj CT .4.3 晶体二极管 二极管可以分为硅二极管和锗二极管,简称为硅管和锗管. 4.3.1 二极管的伏安特性一一 指数特性IS 为反向饱和电流,q 为电子电量 (1.60 10- 19C) UT = kT/q,称为热电压,在室温 27℃ 即 300 K 时,UT = 26 mV. 一,二极管的导通,截止和击穿当 uD >0 且超过特定值 UD(on) 时,iD 变得明显,此时认为二极管导通,UD(on) 称为导通电压 (死区电压) uD 0.7 V时,D处于导通状态,等效成短路,所以输出电压uo = ui - 0.7当ui 0时,D1和D2上加的是正向电压,处于导通状态,而D3和D4上加的是反向电压,处于截止状态.输出电压uo的正极与ui的正极通过D1相连,它们的负极通过D2相连,所以uo = ui当ui 0时,二极管D1截止,D2导通,电路等效为图 (b) 所示的反相比例放大器,uo = - (R2 / R1)ui当ui 0时,uo1 = - ui,uo = ui当ui 2.7 V时,D导通,所以uo = 2.7 V当ui <2.7 V时,D截止,其支路等效为开路,uo = ui.于是可以根据ui的波形得到uo的波形,如图 (c) 所示,该电路把ui超出2.7 V的部分削去后进行输出,是上限幅电路. [例4.3.7]二极管限幅电路如图 (a) 所示,其中二极管D1和D2的导通电压UD(on) = 0.3 V,交流电阻rD 0.输入电压ui的波形在图 (b) 中给出,作出输出电压uo的波形. 解:D1处于导通与截止之间的临界状态时,其支路两端电压为 - E - UD(on) = - 2.3 V.当ui - 2.3 V时,D1截止,支路等效为开路,uo = ui.所以D1实现了下限幅D2处于临界状态时,其支路两端电压为 E + UD(on) = 2.3 V.当ui >2.3 V时,D2导通,uo = 2.3 V当ui <2.3 V时,D2截止,支路等效为开路,uo = ui.所以D2实现了上限幅.综合uo的波形如图 (c) 所示,该电路把ui超出 2.3 V的部分削去后进行输出,完成双向限幅. 限幅电路的基本用途是控制输入电压不超过允许范围,以保护后级电路的安全工作.设二极管的导通电压UD(on) = 0.7 V,在图中,当 - 0.7 V <ui 0.7 V时,D1导通,D2截止,R1,D1和R2构成回路,对ui分压,集成运放输入端的电压被限制在UD(on) = 0.7 V当ui <- 0.7 V时,D1截止,D2导通, R1,D2和R2构成回路,对ui分压,集成运放输入端的电压被限制在 - UD(on) = - 0.7 V.该电路把ui限幅到 0.7 V到 - 0.7 V之间,保护集成运放.图中,当 - 0.7 V <ui 5.7 V时,D1导通,D2截止,A / D的输入电压被限制在5.7 V当ui <- 0.7 V时,D1截止,D2导通,A / D的输入电压被限制在 - 0.7 V.该电路对ui的限幅范围是 - 0.7 V到 5.7 V.[例4.3.8]稳压二极管限幅电路如图 (a) 所示,其中稳压二极管DZ1和DZ2的稳定电压UZ = 5 V,导通电压UD(on) 近似为零.输入电压ui的波形在图 (b) 中给出,作出输出电压uo的波形. 解:当 | ui | 1 V时,DZ1和DZ2一个导通,另一个击穿,此时反馈电流主要流过稳压二极管支路,uo稳定在 5 V.由此得到图 (c) 所示的uo波形. 图示电路为单运放弛张振荡器.其中集成运放用作反相迟滞比较器,输出电源电压UCC或 - UEE,R3隔离输出的电源电压与稳压二极管DZ1和DZ2限幅后的电压.仍然认为DZ1和DZ2的稳定电压为UZ,而导通电压UD(on) 近似为零.经过限幅,输出电压uo可以是高电压UOH = UZ或低电压UOL = - UZ.三,电平选择电路 [例4.3.9]图 (a) 给出了一个二极管电平选择电路,其中二极管D1和D2为理想二极管,输入信号ui1和ui2的幅度均小于电源电压E,波形如图 (b) 所示.分析电路的工作原理,并作出输出信号uo的波形. 解:因为ui1和ui2均小于E,所以D1和D2至少有一个处于导通状态.不妨假设ui1 ui2时,D2导通,D1截止,uo = ui2只有当ui1 = ui2时,D1和D2才同时导通,uo = ui1 = ui2.uo的波形如图 (b) 所示.该电路完成低电平选择功能,当高,低电平分别代表逻辑1和逻辑0时,就实现了逻辑"与"运算. 四,峰值检波电路 [例4.3.10]分析图示峰值检波电路的工作原理. 解:电路中集成运放A2起电压跟随器作用.当ui >uo时,uo1 >0,二极管D导通,uo1对电容C充电,此时集成运放A1也成为跟随器,uo = uC ui,即uo随着ui增大当ui <uo时,uo1 <0,D截止,C不放电,uo = uC保持不变,此时A1是电压比较器.波形如图 (b) 所示.电路中场效应管V用作复位开关,当复位信号uG到来时直接对C放电,重新进行峰值检波. 4.4 双极型晶体管 NPN型晶体管 PNP型晶体管 晶体管的物理结构有如下特点:发射区相对基区重掺杂基区很薄,只有零点几到数微米集电结面积大于发射结面积. 一,发射区向基区注入电子_ 电子注入电流IEN,空穴注入电流IEP_二,基区中自由电子边扩散边复合_ 基区复合电流IBN_三,集电区收集自由电子_ 收集电流ICN反向饱和电流ICBO4.4.1 晶体管的工作原理晶体管三个极电流与内部载流子电流的关系: 共发射极直流电流放大倍数:共基极直流电流放大倍数:换算关系:晶体管的放大能力参数 晶体管的极电流关系 描述:描述: 4.4.2 晶体管的伏安特性 一,输出特性 放大区(发射结正偏,集电结反偏 )共发射极交流电流放大倍数:共基极交流电流放大倍数:近似关系:恒流输出和基调效应饱和区(发射结正偏,集电结正偏 )_ 饱和压降 uCE(sat) _截止区(发射结反偏,集电结反偏 )_极电流绝对值很小二,输入特性 当uBE大于导通电压 UBE(on) 时,晶体管导通,即处于放大状态或饱和状态.这两种状态下uBE近似等于UBE(on) ,所以也可以认为UBE(on) 是导通的晶体管输入端固定的管压降当uBE 0,所以集电结反偏,假设成立,UO = UC = 4 V当UI = 5 V时,计算得到UCB = - 3.28 V <0,所以晶体管处于饱和状态,UO = UCE(sat) . [例4.4.2]晶体管直流偏置电路如图所示,已知晶体管的UBE(on) = - 0.7 V, = 50.判断晶体管的工作状态,并计算IB,IC和UCE. 解:图中晶体管是PNP型,UBE(on) = UB - UE = (UCC - IBRB) - IERE = UCC - IBRB - (1+b)IBRE = - 0.7 V,得到IB = - 37.4 A <0,所以晶体管处于放大或饱和状态.IC = bIB = - 1.87 mA,UCB = UC - UB = (UCC - ICRC) - (UCC - IBRB) = - 3.74 V | UGS(off) | ) uGS和iD为平方率关系.预夹断导致uDS对iD的控制能力很弱.可变电阻区(| uGS | | UGS(off) |且| uDG | | UGS(off) |)iD = 0三,转移特性预夹断4.5.2 绝缘栅场效应管 绝缘栅场效应管记为MOSFET,根据结构上是否存在原始导电沟道,MOSFET又分为增强型MOSFET和耗尽型MOSFET. 一,工作原理 UGS = 0 ID = 0UGS >UGS(th) 电场 反型层 导电沟道 ID >0UGS控制ID的大小N沟道增强型MOSFETN沟道耗尽型MOSFET在UGS = 0时就存在ID = ID0.UGS的增大将增大ID.当UGS - UGS(off) ,所以该场效应管工作在恒流区.图 (b) 中是P沟道增强型MOSFET,UGS = - 5 (V) - UGS(th) ,所以该场效应管工作在可变电阻区. 解:图 (a) 中是N沟道JFET,UGS = 0 >UGS(off) ,所以该场效应管工作在恒流区或可变电阻区,且ID一,方波,锯齿波发生器 4.5.5 场效应管应用电路举例 集成运放A1构成弛张振荡器,A2构成反相积分器.振荡器输出的方波uo1经过二极管D和电阻R5限幅后,得到uo2,控制JFET开关V的状态.当uo1为低电平时,V打开,电源电压E通过R6对电容C2充电,输出电压uo随时间线性上升当uo1为高电平时,V闭合,C2通过V放电,uo瞬间减小到零. 二,取样保持电路 A1和A2都构成跟随器,起传递电压,隔离电流的作用.取样脉冲uS控制JFET开关V的状态.当取样脉冲到来时,V闭合.此时,如果uo1 >uC则电容C被充电,uC很快上升如果uo1 <uC则C放电,uC迅速下降,这使得uC = uo1,而uo1 = ui,uo = uC ,所以uo = ui.当取样脉冲过去时,V打开,uC不变,则uo保持取样脉冲最后瞬间的ui值. 三,相敏检波电路 因此前级放大器称为符号电路.场效管截止场效管导通集成运放A2构成低通滤波器,取出uo1的直流分量,即时间平均值uo.uG和ui同频时,uo取决于uG和ui的相位差,所以该电路称为相敏检波电路. NPN晶体管结型场效应管JEFT增强型NMOSEFT指数关系平方律关系场效应管和晶体管的主要区别包括:晶体管处于放大状态或饱和状态时,存在一定的基极电流,输入电阻较小.场效应管中,JFET的输入端PN结反偏,MOSFET则用SiO2绝缘体隔离了栅极和导电沟道,所以场效应管的栅极电流很小,输入电阻极大.晶体管中自由电子和空穴同时参与导电,主要导电依靠基区中非平衡少子的扩散运动,所以导电能力容易受外界因素如温度的影响.场效应管只依靠自由电子和空穴之一在导电沟道中作漂移运动实现导电,导电能力不易受环境的干扰.场效应管的源极和漏极结构对称,可以互换使用.晶体管虽然发射区和集电区是同型的杂质半导体,但由于制作工艺不同,二者不能互换使用.本征半导体 本征半导体(intrinsic semiconductor)没有掺杂且无晶格缺陷的纯净半导体称为本征半导体。在绝对零度温度下,半导体的价带(valence band)是满带(见能带理论),受到光电注入或热激发后,价带中的部分电子会越过禁带(forbidden band/band gap)进入能量较高的空带,空带中存在电子后成为导带(conduction band),价带中缺少一个电子后形成一个带正电的空位,称为空穴(hole),导带中的电子和价带中的空穴合称为电子 - 空穴对。上述产生的电子和空穴均能自由移动,成为自由载流子(free carrier),它们在外电场作用下产生定向运动而形成宏观电流,分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴,使电子-空穴对消失,称为复合(recombination)。复合时产生的能量以电磁辐射(发射光子photon)或晶格热振动(发射声子phonon)的形式释放。在一定温度下,电子 - 空穴对的产生和复合同时存在并达到动态平衡,此时本征半导体具有一定的载流子浓度,从而具有一定的电导率。加热或光照会使半导体发生热激发或光激发,从而产生更多的电子 - 空穴对,这时载流子浓度增加,电导率增加。半导体热敏电阻和光敏电阻等半导体器件就是根据此原理制成的。常温下本征半导体的电导率较小,载流子浓度对温度变化敏感,所以很难对半导体特性进行控制,因此实际应用不多。
杂质半导体(extrinsic semiconductor)
半导体中的杂质对电导率的影响非常大,本征半导体经过掺杂就形成杂质半导体,一般可分为n型半导体和p型半导体。半导体中掺入微量杂质时,杂质原子附近的周期势场受到干扰并形成附加的束缚状态,在禁带中产生附加的杂质能级。能提供电子载流子的杂质称为施主(donor)杂质,相应能级称为施主能级,位于禁带上方靠近导带底附近。例如四价元素锗或硅晶体中掺入五价元素磷、砷、锑等杂质原子时,杂质原子作为晶格的一分子,其五个价电子中有四个与周围的锗(或硅)原子形成共价键,多余的一个电子被束缚于杂质原子附近,产生类氢浅能级-施主能级。施主能级上的电子跃迁到导带所需能量比从价带激发到导带所需能量小得多,很易激发到导带成为电子载流子,因此对于掺入施主杂质的半导体,导电载流子主要是被激发到导带中的电子,属电子导电型,称为n型半导体。由于半导体中总是存在本征激发的电子空穴对,所以在n型半导体中电子是多数载流子,空穴是少数载流子。相应地,能提供空穴载流子的杂质称为受主(acceptor)杂质,相应能级称为受主能级,位于禁带下方靠近价带顶附近。例如在锗或硅晶体中掺入微量三价元素硼、铝、镓等杂质原子时,杂质原子与周围四个锗(或硅)原子形成共价结合时尚缺少一个电子,因而存在一个空位,与此空位相应的能量状态就是受主能级。由于受主能级靠近价带顶,价带中的电子很容易激发到受主能级上填补这个空位,使受主杂质原子成为负电中心。同时价带中由于电离出一个电子而留下一个空位,形成自由的空穴载流子,这一过程所需电离能比本征半导体情形下产生电子空穴对要小得多。因此这时空穴是多数载流子,杂质半导体主要靠空穴导电,即空穴导电型,称为p型半导体。在p型半导体中空穴是多数载流子,电子是少数载流子。在半导体器件的各种效应中,少数载流子常扮演重要角色。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)