半导体缺陷 有哪些表征方法？谢谢啦

GaN LED自1995年日本中村先生成功研制以来，近几年其技术以惊人的速度迅猛发展。在可靠性方面，虽然在上、中、下游研发和生产等各个环节中备受重视，但是外延材料对器件可靠性和性能的影响研究，受上游至下游产业学科跨度大的限制，分析实验难度较高；与其他半导体器件一样的有些理念虽为业内人士所知晓，因缺少对应的分析实验和规范的试验方法，故在GaN-LED方面无明确的对应关系。本文通过试验并分析GaN-LED外延片晶体质量对其LED芯片光电参数分布及器件性能的影响，提出较系统的实验方法，验证了LED外延晶体缺陷对器件可靠性的基础作用，为外延材料结构与生长工艺的优化和改善提供依据。

1 试验概述

试验晶片为采用金属有机化学气相淀积（MOCVD）方法，在2英寸（50mm）蓝宝石衬底上生长的GaN基LED外延结构[1-2]。外延生长完成后，首先通过高倍金相显微镜检查外延层表面形貌，再用Bede-Q2000双晶X光衍射（DMXRD）仪对选定外延片晶格结构特性进行分析测试。然后采用常规的GaN-LED芯片工艺，将外延片制成330μm×300μm的LED芯片，其典型的外延材料和芯片结构如图1。采用LED-617型光电参数测试仪，进行芯片光电参数测试。用环氧树脂将管芯封装成蘑菇状Φ5mm的LED单灯器件供可靠性试验。LED器件参数采用SPC-4000LED光电参数测试仪测量，ESD试验则采用ETS910静电模拟发生器考核器件抗静电能力，而样品电老化试验则在自己研制的恒流老化仪上进行。

2 外延与芯片检测

在外延片表面外观检查中，选取较为典型的外观作为样片进行跟踪对比分析：外延片样品（Ep1）表面存在明显缺陷（图2），同时在（Ep1）这一炉次中和其他正常炉次中各选取一片表面无明显缺陷样品（Ep2和Ep3），以便跟踪对比分析。

2．1 X射线双晶衍射（XRD）分析

对于外延材料质量的评估，除检查表观特征外，可用X射线双晶衍射方法、光致发光谱（PL）、霍尔效应测试等对外延片晶体质量进行检测。其中X射线双晶衍射方法具有独特的优点，即可以无损伤、准确、制样简单地进行材料检测，可精确地确定晶格结构参数，尤其是晶格应变，特别适合测量外延晶片的结构特性。因此，本文选择了缺陷附近和远离缺陷两类区域，通过测量其双晶回摆曲线，以了解外延层晶格常数的微小差异、晶格扭曲、微小应变、缺陷附近的应力场情况以及晶片的d性或范性弯曲等特征[3]。图3为Ep1-1缺陷附近的回摆曲线。其中主峰为GaN外延层的（0002）衍射峰，其左右两侧InGaN多量子阱的衍射峰依然清晰，可见双晶回摆曲线是缺陷附近晶格结构参数的整体效果。

详细比较其他区域和其他晶片的双晶回摆曲线，容易观察到GaN（0002）衍射主峰半峰宽的差异，测试结果见表1。缺陷附近半峰宽明显大于远离缺陷区域和正常晶片，晶格失配较正常严重，表明缺陷不只影响观察到如图2所示的1mm大小区域，它将导致其附近区域晶格的畸变。

2．2 芯片光参数分布图

将外延样片按常规的GaN-LED芯片工艺，同批生产制成330μm×300μm的芯片管芯，采用LED-617型光电参数测试仪进行光电参数测试，输出相应参数分布图。其中Ep2、Ep3对应的电致发光（EL）分布未见异常，而样片Ep1的（EL）分布如图4所示。从图4（a）清晰显示，发光强度随离开样片中心区域而减弱，多数不发光区域位于样片边沿；最为显著的不发光区域与样片制成管芯前缺陷区域一致，如图中所标，不发光区域尺度明显大于外延层缺陷的表观尺度，可见外延片中的缺陷将直接导致周边区域管芯的失效。而其他区域管芯波长分布较均匀，如图4（b）所示。由于发光波长取决于外延层中多量子阱宽度和势垒的高度，管芯波长分布的均匀性反应了外延工艺过程的精确性。综合上述两方面的结果，可以认为，外延层的缺陷起始于衬底，如果外延过程未能得到抑制，它造成缺陷及附近外延层所制成的LED芯片丧失发光特性；此外区域虽然失配严重，但芯片光电参数未见异常。

3 可靠性试验结果的验证与分析

按照设定的试验分析比较方案，分别从三片对应外延片中抽取合格芯片样品，进行可靠性分析试验。芯片样品组Cp1-1抽自Ep1-1外观缺陷片缺陷附近区域的参数正常芯片；样品组Cp1-2分别抽自Ep1-2外观缺陷片远离缺陷区域的上下左右四个区域；样品组Cp2和Cp3分别抽自Ep2和Ep3的上下左右四个区域。同时封装成器件后，进行可靠性试验，其中一组进行抗静电能力试验，两组做电老化加速寿命试验。

3．1 对抗静电能力试验的影响[4]

静电放电（ESD）容易引起GaN基发光二极管pn结的击穿，造成器件失效，因此抗静电能力的高低直接体现LED器件可靠性。采用晶体管图示仪作为试验前后的电性能参数测试，ETS910静电模拟发生器对待测样品进行放电，条件为标准人体模型，正反向连续放电3次，间隙为1s，测试结果（表2）表明，当静电电压较低时，所有样品的抗静电能力未见差别，但随着电压的上升，差别明显加大。取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的抗静电能力最差，而其他三组差别不明显。

在外延材料结构中，InGaN有源层的势阱、势垒的宽度窄，器件ESD失效机理相对复杂[5]，试验结果统计显示，晶体质量较差、失配严重所对应的器件被静电击穿而失效的概率较其他器件要大得多。可见当器件受到静电冲击时，外延结构晶体中的缺陷及其附近晶格畸变严重和位错密度高的薄弱位置将容易被击穿。

3．2 电老化试验[6]

发光二极管的退化主要包括管芯和环氧树脂等缓慢退化。在本文的试验中，环氧树脂退化的影响将尽可能降低。由于GaN基LED可靠性水平的不断提高，其超长的工作寿命，已不可能通过正常应力条件下的寿命试验来验证，故采用两种加速条件进行老化试验：①采用高温恒流的高恒定热电应力加速老化试验，试验条件为正向电流40mA，环境温度60℃，时间96h，其试验结果见表3；②采用高恒定电流应力加速老化试验，试验条件为正向电流30mA，环境温度25℃，时间1008h，结果见表4。光通量退化曲线如图5所示。

试验结果表明，四组样品光输出退化趋势基本相似，体现样品器件的电老化总体综合情况，其之间的差异是由芯片造成的。无论是高温恒流加速老化或者是高恒定电流老化试验，取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的光衰都最大，因所有样品的封装条件一样，故器件光输出退化速率的差别应为管芯所造成。由于缺陷对载流子具有较强的俘获作用，在有源层中形成无辐射复合中心，使光效降低，而注入载流子的无辐射复合又使能量转化为晶格振动，导致缺陷和位错等造成载流子泄漏和非辐射复合中心的增多，使得器件内量子效率下降速率加快[7]。

检查的主要内容如下：

②电位器、可变电容器和可调电感器等元件，调动时应该旋转平稳，无跳变或卡死现象。④胶木件表面无裂纹、起泡和分层。瓷质件表面光洁平整，无缺损。⑤带有密封结构的元器件，密封部位不应损坏和开裂。⑥镀银件表面光亮，无变色和发黑现象。2畅元器件的筛选和老化③接插件应插拔自如，插针、插孔镀层光亮，无明显氧化和玷污。①元器件外观应完整无损，标注清晰，引线和接线端子无锈蚀和明显氧化。筛选和老化的目的是剔除因某种缺陷而导致早期失效的元器件，从而提高元器件的使用寿命和可靠性。因此，凡有筛选和老化要求的元器件，在整机装配前必须按照整机产品技术要求和有关技术规定进行严格的筛选和老化。然而在课堂化的业余条件下，不具备对元器件进行正规的筛选和老化的条件，只有借助于万用表和有关通用仪器对元器件进行一般的检测，对阻容元件、二极管、三极管、集成电路、

电感线圈、电位器等元件的一般检测在前面已学过的课程中已作介绍，这里不再叙述。而电视机生产厂家具备对元器件进行筛选和老化的条件，且由专业人员 *** 作，比较复杂。下面以对半导体二极管、三极管和集成电路的筛选和老化的技术要求为例作简要介绍，仅供学生参考。（1）半导体二极管、三极管的筛选和老化①筛选程序：

b畅三极管：高温储存→温度冲击→跌落（大功率管不做）→高温反偏（硅PNP管）→功率老化→高低温测试（必要时做）→常温测试→检漏→外观检查。

心→功率老化。筛选程序可根据具体情况作相应变化，但其主要项目有：高温储存→温度冲击→跌落或离②条件及要求：

储存时间：A级48h，B级96h。储存温度：硅二极管（150±3）℃；硅三极管（175±3）℃；锗二极管、三极管（100±2）℃。a畅高温储存漏电流→常温测试→检漏→外观检查。a畅二极管（此处指整流二极管）：高温储存→温度冲击→敲击→功率老化→高温测试反向

锗元件：（－55±3）℃茨（85±2）℃。b畅温度冲击

硅元件：（－55±3）℃茨（125±3）℃。先低温后高温，转换时间小于1min，每种状态下放置1h，循环次数为5次。

允许曲线有跳动现象。敲击次数为3～5次。c畅敲击　在专用夹具上，用小锤敲击器件，并用图示仪监视最大工作电流正向曲线。不

在c－b极间加反向电压（具体电压值按技术部门的指定值）。反偏时间约4h，漏电流不超过规定值。f畅高温测试　试验温度锗二极管为（70±2）℃，锗中小功率三极管为（55±2）℃，锗大功g畅低温测试　试验温度为（－55±3）℃，恒温时间为30min。

i畅检漏　按技术文件规定进行。（2）半导体集成电路的筛选h畅常温测试　按技术文件规定进行。e畅高温反偏　锗管在（70±2）℃，硅管在（125±3）℃下，二极管加额定反向电压，三极管d畅功率老化　在常温下，按技术要求通电老化。老化时间A级12h，B级24h。率三极管为（75±2）℃，硅二、三极管为（125±3）℃。恒温时间为30min。①高温储存　它的作用是通过高温加热，加速任何可能发生或存在的表面化学反应，使储存条件：温度150～（175±5）℃，储存时间为48h或96h。150℃适用于环氧扁平封装循环条件：温度为（－55±3）℃茨（125±3）℃。先低温后高温，每种温度下保持30min，②温度循环　此项目能检验电路内不同结构材料的热胀冷缩性是否匹配。电路稳定，剔除潜在的失效电路。的电路，175℃适用于其他材料封装的电路。

---