利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟数据关系。设计过程中最重要

本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 M

1 多时钟片上网络架构的分析片上网络结构包含了拓扑结构、流量控制、路由、缓冲以及仲裁。选择合适网络架构方面的元素，将对片上网络的性能产生重大影响[2]。(1)网络拓扑：在设计中，选择Mesh 拓扑结构

我们在ASIC或FPGA系统设计中，常常会遇到需要在多个时钟域下交互传输的问题，时序问题也随着系统越复杂而变得更为严重。跨时钟域处理技术是IC设计中非常重要的一个部分，我们需要学习并应用一些常用的处理